آنالیز تعداد بهینه طبقات در مبدل های ti-sar و طراحی و شبیه سازی مدارات دنبال کننده و نگهدارنده (t/h) مربوطه

با توجه به نیاز افزایش سرعت نمونه برداری مبدل ها، مساله میزان مصرف توان نیز از اهمیت قابل توجهی برخوردار می باشد. امروزه، استفاده از تکنیک موازی سازی چندین مبدل در حوزه زمان به عنوان یکی از موثرترین تکنیک های افزایش سرعت مبدل به شمار می رود. در کنار افزایش سرعت نمونه برداری وکاهش خطاهای عدم پایداری مبدل، مساله عدم تطابق زیرمبدل ها از چالش های اساسی طراحی به شمار می رود. یکی از مهمترین خطاهای فوق، خطاهای ناشی از دیررسیدن پالس ساعت به طبقات و لذا عدم نمونه برداری در زمان هایی با فواصل یکسان می باشد که در خطینگی مبدل تاثیر می گذارد. جهت برطرف نمودن این خطاها غالبا از مدارات نمونه بردار و نگهدارنده استفاده می شود. اما طراحی این مدارات چالش های مخصوص به خود را دارا می باشد. لذا یکی از کارهای انجام شده در این پژوهش، بررسی و آنالیز این چالش ها و بررسی کلیه ساختارهای ارائه شده تا امروز بوده است. در ادامه، ساختار جدید یک مدار دنبال کننده و نگهدارنده با توان مصرفی پایین و قابلیت خطی بالا ارائه شده است. نتایج شبیه سازی با استفاده از نرم افزار اچ اسپایس و در تکنولوژی 90 نانو مترنشان می دهد که مدار پیشنهادی در فرکانس نمونه برداری 100ms/s ، دارای شاخص میزان اعوجاج هارمونیکی کل، db 62 و مصرف توان mw 1 می باشد. یکی از دغدغه های اساسی طراحان مبدل های داده موازی شده در واحد زمان، تعیین تعداد بهینه طبقات موازی به کار رفته در ساختار مبدل موازی شده در واحد زمان می باشد. متاسفانه تا امروز آنالیز جامعی که تعداد بهینه طبقات را با درنظر گرفتن اثرات مثبت و منفی افزایش تعداد زیرمبدل ها در نظر بگیرد، ارائه نشده است. در این راستا، در این پژوهش، آنالیز جامعی جهت تعیین بهینه تعداد طبقات ارائه شده است. این آنالیز از دو جنبه اساسی به مساله نگاه می-کند. جنبه اول تاثیر منفی افزایش تعداد طبقات بر میزان خطینگی مبدل می باشد که در این پژوهش این خطاها مورد بررسی قرار گرفت. جنبه دیگر تاثیر مثبت افزایش طبقات در کاهش توان مصرفی مبدل می باشد. توان مصرفی در هر تبدیل سیگنال آنالوگ به دیجیتال در مبدل موازی شده در واحد زمان با تقریب متوالی از مجموع توان های مصرفی مدار دنبال کننده و نگهدارنده، تمام بلوک های زیر مبدل داده با تقریب متوالی، مدار مالتی پلکسر و مدار تولید و توزیع پالس-ساعت می باشد، که در این پژوهش محاسبه شده است. در ادامه نیز آنالیزی برای بهینه تعداد طبقات با توجه به مقدار بیت موثر محاسبه شده و توان مصرفی محاسبه شده جهت یک تبدیل سیگنال آنالوگ به دیجیتال مبدل موازی شده در واحد زمان با تقریب متوالی، ارائه شده است.