طراحی و پیاده سازی یک طبقه تقویت کننده با بهره دقیق 4( دقت 0.2%), با آفست حذف شده و زمان نشست 2ns در پروسس cmos 0.35um

مبدل های آنالوگ به دیجیتال (adc) جزء بلوک های اصلی در سیستم های الکترونیکی هستند. سرعت، دقت و مصرف توان جزء مهم ترین معیارهای شایستگی یک adc محسوب می شوند. عامل محدود کننده سرعت در adc ها, تقویت کننده های حلقه بسته هستند که استفاده از آنها برای دسترسی به دقت بالاتر متداول است. در سال های اخیر تلاش زیادی برای استفاده از ساختارهای سریع حلقه باز در adc ها صورت گرفته است. مشکل اصلی در تقویت کننده های حلقه باز خطی بودن پایین و سهم بالای هارمونیک های فرد در خروجی است. هدف این پایان نامه طراحی یک تقویت کننده سریع با بهره دقیق 4 برای کاربرد در مبدل های داده است. جهت دسترسی به سرعت بالا از یک ساختار حلقه باز استفاده شده است. در این پایان نامه یک راه کار مناسب برای حذف بخش قابل توجهی از اعوجاج فرد در خروجی ارائه شده است که کاملا به صورت آنالوگ بوده و با روش های متداول کالیبراسیون پس زمینه دیجیتال متفاوت است. همچنین برای بررسی میزان خطی بودن مدار یک طرز نمایش مناسب ارائه شده است که با وجود سادگی در مقایسه با روش های معمول thd بسیار شهودی تر است و اطلاعات بیشتری در اختیار طراح قرار می دهد. برای کنترل بهره مدار و حفظ رفتار خطی آن در تغییرات مختلف پروسه یک استراتژی کنترل جدید و مناسب ارائه شده است. نا همسانی المان های تفاضلی موجب بروز آفست در مدار می شود. بنابراین برای حذف آفست، مدارها و سازوکارهای مناسب ارائه شده اند که با نوآوری هایی در نحوه حذف آفست همراه بوده است. مدار در یک تکنولوژیcmos 0.35um با چهار سیم و دو پولی طراحی و شبیه سازی شده است. سرعت نشست مدار با بار 1pf در هر خروجی کمتر از 2ns و دقت آن در حد 9bit است. layout مدار مساحتی در حدود 0.073mm2 اشغال می کند و توان مصرفی مدار در حدود 45mw است.