کاهش مصرف توان در گیرنده های فراپهن باند با استفاده از مدارهای آنالوگ غیر خطی

در سالهای اخیر، سرویسهای جدیدی در مخابرات بیسیم مطرح شده اند که نرخ داده ی بسیار بالایی دارند. یکی از این سیستمها، تکنولـوژی فـراپهـن باند میباشد. سیـستمهای فـراپهـن بـانـد انـواع مخـتلفی دارنـد کـه یـکی از پرکاربـردتـرین آنـها نـوع mb-ofdm uwb میباشد. گیرنده ی این سیستمها به دلیل نوع استفاده ی آن می بایست مصرف توان پایینی داشته باشد. وجود بلوکهای fft و adc در گیرنده ی این سیستم به دلیل مصرف توان بالایی که دارند از چالشهای مهم در طراحی بهینه ی گیرنده به شمار میروند. در این تحقیق با استفاده از مدارهای آنالوگ غیرخطی در طراحی fft، مصرف توان گیرنده به طور قابل ملاحظه ای کاهش داده شده است. fftآنالوگ پیشنهاد شده که ساختار آن بر اساس آینه های جریان آنالوگ cmos میباشد، میتواند نرخ انتقال بسیار بالاتر و مصرف توان پایینتری را نسبت به روشهای متداول دیجیتال فراهم کند. در طراحی fft از تکنیکهای vlsi استفاده شده است، به این ترتیب که ابتدا با استفاده از مدار آینه ی جریان کسکد، یک بلوک اصلی در نظر گرفته میشود. سپس با استفاده از این بلوک و نسخه های کپی شده ی آن کل مدار طراحی میشود. در استاندارد ieee 802.15.3a مربوط به سیستمهای فراپهن باند، زمان محاسبه ی fft برابر 5/312 نانوثانیه می باشد. زمان محاسبه ی fft در روش پیشنهادی برابر 24 نانوثانیه میباشد در حالی که مصرف توان کلی آن برابر 7/1 میلی وات میباشد. این مصرف توان در میان سایر طراحی ها بسیار کمتر است، به طوری که در بهترین طراحی، مصرف توان 8/6 میلی وات حاصل شده بود. همچنین با توجه به طراحی آنالوگ، adc که دیگر بلوک پرمصرف در گیرنده بود، حذف میشود و به این ترتیب پیچیدگی گیرنده بسیار کمتر است. پردازنده ی fft طراحی شده منحصر به سیستمهای فراپهن باند نبوده و به طور کلی در گیرنده های دیگر که بر اساس ofdm می باشند نیز قابل استفاده است. لازم به ذکر است در این پایان نامه از نرم افزار ads برای طراحی مدار و از نرم افزار متلب به منظور مدلسازی استفاده شده است.