مدل سازی vhdl یک رمزکننده کم مصرف aes
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه امام رضا علیه السلام - پژوهشکده برق
- نویسنده احمد گردون پیرایی
- استاد راهنما رضا طالبیان
- سال انتشار 1392
چکیده
با پیشرفت علم و تکنولوژی هر روز میلیون ها نفر از کاربران به تولید و تبادل حجم زیادی از اطلاعات در زمینه های مختلف می پردازند که نه تنها در حمل و نقل اطلاعات بلکه در ذخیره سازی اطلاعات نیاز به امنیت کامل دارند. با گذشت زمان الگوریتم های رمز نگاری بسیاری بوجود آمده، سند سازی شدند. این رساله پیشنهاد پیاده سازی الگوریتم استاندارد رمز نگاری پیشرفته ( aes) با توجه به کاربرد های مختلف آن را داده است. این الگوریتم با معماری های مختلفی قابل پیاده سازی است که در فصل های بعدی به آن اشاره می شود. الگوریتم رمز نگاری aes دارای چهار تبدیل: جانشینی بایت ها ، شیفت چرخشی بایت ها ، تلفیق و درهم سازی و همچنین جمع (xor) کلید با کلمات در هر دور است. این رساله پیاده سازی الگوریتم را با معماری خط لوله (pipelining) بر روی تراشه xilinx virtex6 انجام داده است. یکی از پیشنهاداتی که در این رساله شده است، بدین صورت است که به جای استفاده از بلوک های تبدیلات جانشینی بایت ها و شیفت چرخشی بایت ها، آن دو را در یک بلوک قرار دهد که باعث کاهش مصرف می شود، و در جاهایی استفاده می شود که نیاز به سطح کم باشد از قبیل کارت های کوچک هوشمند و تلفن-های سلولی و یا موبایل مورد استفاده قرار می گیرد. در بسیاری از کار های گذشته برای پیاده سازی تبدیلات جانشینی بایت ها و معکوس آن معمولاً از جدول مراجعه ( lut) استفاده شده بوداما در این رساله برای کم کردن بروندهی به جای استفاده از جدول مراجعه که فضای زیادی را در حافظه اشغال می کند، با پیاده سازی آن توسط اشتراک گذاری منبع برای تبدیل جانیشینی بایت هاتوانسته حجم کمتری از حافظه را اشغال کند و نیز توان تبدیل جانشینی بایت ها 3% نسبت به حالت معمولی کاهش دهد، روش های ارائه شده توسط vhdlmodelsim-se شبیه سازی شده است.
منابع مشابه
Several AES Variants under VHDL language In FPGA
This paper provides four different architectures for encrypting and decrypting 128 bit information via the AES. The encryption algorithm includes the Key Expansion module which generates Key for all iterations on the fly, Double AEStwo-key triple AES, AESX and AES-EXE. These architectures are implemented and studied in Altera Cyclone III and STRATIX Family devices.
متن کاملA VHDL implementation in FPGA on Advance Encryption Standard (AES) by using Rijndael Algorithm
Cryptography was and still is one of the hot research areas. The growing demand for cryptography arises from the desire to secure networks and data against potential intruders. This paper presents the VHDL implementation in FPGA on Advance Encryption Standard (AES) in Cryptography is the science of secret codes, enabling the confidentiality of communication through an insecure channel. It prote...
متن کاملRTL VHDL Behavioral VHDL Test Generator Behavioral VHDL Simulator VHDL Simulator Switch Level
متن کامل
همسانه سازی مولکولی ترادف رمزکننده ژن H+- ATPase غشای پلاسمایی در گراس شورزی Aeluropus littoralis
پمپ پروتونی H+-ATPase یکی از پروتئین¬های مهم موجود در غشای پلاسمایی گیاهان می¬باشد که نقش مهّمی در فیزیولوژی مولکولی پاسخ به تنش ایفاء می¬کند. گراس Aeluropus littoralis بواسطه مقاومت به برخی از استرس¬های محیطی مثل تنش شوری و عناصر سنگین مدل خوبی برای مطالعه ساختار و عملکرد این پمپ می¬باشد. در این مطالعه بعنوان نقطه آغاز، ترادف کامل ناحیه کدکننده این ژن در هالوفیت Aeluropus littoralis شناسایی و ه...
متن کاملVHDL Concepts
This paper presents a formal model of several fundamental concepts in VHDL including the semantics of individual concurrent statements, and groups of those statements, resolution functions, delta delays, and hierarchical component structuring. Based on this model, several extensions to VHDL are proposed, including nondeterministic assignments and unbounded asynchrony. Nondeterminism allows the ...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه امام رضا علیه السلام - پژوهشکده برق
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023