بررسی الگوریتم های افراز زمانی در سیستمهای نهفته قابل بازپیکربندی پویا

در این پایان نامه ما نوآوری خودمان را در زمینه سیستمهای نهفته قابل بازپیکربندی ارایه می دهیم. سیستم قابل بازپیکربندی از یک پردازنده همه منظوره و یک واحد پردازش کننده قابل بازپیکربندی ساخته شده است. در این کار یک کاربرد خاص جهت پیاده سازی به این معماری داده می شود، و سپس یک مرحله افراز نرم افزار/سخت افزار استفاده می شود تا بخش های قابل اجرا روی سخت افزار و نرم افزار را از هم جدا کند. بخش سخت افزاری کاربرد موردنظر روی واحد پردازش کننده قابل بازپیکربندی پیاده سازی می شود و بخش نرم افزاری کاربرد بر روی پردازنده همه منظوره پیاده سازی می شود. بخشی که روی واحد پردازش کننده قابل بازپیکربندی پیاده سازی می شود بصورت یک گراف جریان داده فراهم می گردد. این پایان نامه به بخشی از کاربرد می پردازد که روی واحد پردازش کننده قابل بازپیکربندی اجرا می شود. این واحد پردازش کننده قابل بازپیکربندی یک آرایه ای از دروازه های قابل برنامه ریزی(fpga) است. چون گرافهای جریان داده ای که باید در این fpga پیاده سازی شوند بسیار بزرگ هستند و در یک fpga جا نمی گیرند، باید به تکه های کوچکتری تقسیم شوند. سپس این تکه ها باید بطور متوالی داخل fpga قرار گیرند و تابع موردنظر محاسبه شود. اگر fpga نتواند بطور جزیی بازپیکربندی شود، این تکه ها برای پیکربندی کل قطعه استفاده می شوند. در مجموع این فرآیند تقسیم بندی را افراز زمانی می نامند. نوآوری ما پیشنهاد چندین الگوریتم بهبودیافته جهت حل مسأله افراز زمانی است. هدف الگوریتم های افراز، کاهش حجم داده انتقالی میان تکه ها جهت کاهش اندازه حافظه، استفاده از حداقل فضای سخت افزار قابل بازپیکربندی برای افزایش میزان بهره وری، کاهش تعداد تکه ها و در نتیجه کاهش کل زمان اجرای کاربرد است.