



دانشگاه صنعتی امیرکبیر
(پلی تکنیک تهران)

دانشکده مهندسی کامپیوتر و فناوری
اطلاعات

پایان نامه کارشناسی ارشد

معماری کامپیوتر

بررسی الگوریتم‌های افراز زمانی در سیستم‌های

نهفته قابل بازپیکربندی پویا

توسط

محمد صادق صادقی

استاد راهنما: دکتر احمد کاردان

استاد مشاور: دکتر حسین پدرام

بهار ۱۳۸۶

بسمه تعالی



دانشگاه صنعتی امیرکبیر

(پلی تکنیک تهران)

معاونت پژوهشی

فرم اطلاعات پایان نامه

کارشناسی ارشد و دکترا

تاریخ:

پیوست:

معادل

بورسیه

دانشجوی آزاد

نام و نام خانوادگی: محمد صادق صادقی

معماری کامپیوتر

رشته تحصیلی:

مهندسی کامپیوتر

دانشکده:

۸۳۱۳۱۲۱۹

شماره دانشجویی:

نام و نام خانوادگی استاد راهنما: احمد کاردان

عنوان پایان نامه به فارسی: بررسی الگوریتم های افراز زمانی در سیستم های نهفته قابل بازپیکربندی پویا

Research in Temporal Partitioning Alorithms in Reconfigurable Embedded Systems

عنوان پایان نامه به انگلیسی:

نظری

توسعه ای

بنیادی

کاربردی

کارشناسی ارشد

دکترا

نوع پروژه:

۶

تعداد واحد:

۸۶/۱/۲۷

تاریخ خاتمه:

۸۵/۷/۱

تاریخ شروع:

سازمان تأمین کننده اعتبار:

واژه های کلیدی به فارسی: افراز زمانی، سیستم های نهفته، بازپیکربندی پویا

Temporal partitioning, embedded systems, Partial reconfiguration

واژه های کلیدی به انگلیسی:

نظرها و پیشنهادهای به منظور بهبود فعالیت های پژوهشی دانشگاه:

استاد راهنما:

دانشجو:

تاریخ: ۸۶/۳/۱

امضاء استاد راهنما:

نسخه ۱: معاونت پژوهشی

نسخه ۲: کتابخانه و به انضمام دو جلد پایان نامه به منظور تسویه حساب با کتابخانه و مرکز اسناد و مدارک علمی

تقدیم به

پدر و ماد عزیزم

سپاسگذاری

از استاد بزرگوار جناب آقای دکتر کاردان برای راهنمایی‌های ارزشمندشان و تمامی دلگرمی‌هایی که امکان صورت گرفتن این کار را برای من فراهم آورد، کمال سپاسگذاری و قدردانی را دارم.

از استاد گرانقدر جناب آقای دکتر پدرام که زحمت مشاوره‌ی این پایان نامه را به عهده گرفتند و تجارب ارزنده‌ی خود را در اختیار اینجانب قرار دادند، کمال تشکر را دارم.

همچنین از اساتید گرامی جناب آقای دکتر احمد اکبری و جناب آقای دکتر کاظم اکبری که داوری این پایان نامه را به عهده گرفتند، ممنون و سپاسگذار هستم.

در پایان از تمامی دوستان عزیزی که در انجام این کار از کمک و همکاری‌های آنها استفاده کرده‌ام، ممنون و سپاسگذارم.

چکیده

در این پایان‌نامه ما نوآوری خودمان را در زمینه سیستم‌های نهفته قابل بازپیکربندی ارائه می‌دهیم. سیستم قابل بازپیکربندی از یک پردازنده همه منظوره و یک واحد پردازش کننده قابل بازپیکربندی ساخته شده است. در این کار یک کاربرد خاص جهت پیاده‌سازی به این معماری داده می‌شود، و سپس یک مرحله افراز نرم‌افزار/سخت‌افزار استفاده می‌شود تا بخش‌های قابل اجرا روی سخت‌افزار و نرم‌افزار را از هم جدا کند. بخش سخت‌افزاری کاربرد موردنظر روی واحد پردازش کننده قابل بازپیکربندی پیاده‌سازی می‌شود و بخش نرم‌افزاری کاربرد بر روی پردازنده همه منظوره پیاده‌سازی می‌شود. بخشی که روی واحد پردازش کننده قابل بازپیکربندی پیاده‌سازی می‌شود بصورت یک گراف جریان داده فراهم می‌گردد. این پایان‌نامه به بخشی از کاربرد می‌پردازد که روی واحد پردازش کننده قابل بازپیکربندی اجرا می‌شود. این واحد پردازش کننده قابل بازپیکربندی یک آرایه‌ای از دروازه‌های قابل برنامه‌ریزی (FPGA) است. چون گرافهای جریان داده‌ای که باید در این FPGA پیاده‌سازی شوند بسیار بزرگ هستند و در یک FPGA جا نمی‌گیرند، باید به تکه‌های کوچکتری تقسیم شوند. سپس این تکه‌ها باید بطور متوالی داخل FPGA قرار گیرند و تابع موردنظر محاسبه شود. اگر FPGA نتواند بطور جزئی بازپیکربندی شود، این تکه‌ها برای پیکربندی کل قطعه استفاده می‌شوند. در مجموع این فرآیند تقسیم‌بندی را افراز زمانی می‌نامند. نوآوری ما پیشنهاد چندین الگوریتم بهبودیافته جهت حل مسأله افراز زمانی است. هدف الگوریتم‌های افراز، کاهش حجم داده انتقالی میان تکه‌ها جهت کاهش اندازه حافظه، استفاده از حداقل فضای سخت‌افزار قابل بازپیکربندی برای افزایش میزان بهره‌وری، کاهش تعداد تکه‌ها و در نتیجه کاهش کل زمان اجرای کاربرد است.

کلمات کلیدی

افراز زمانی، سیستم‌های نهفته، بازپیکربندی پویا

فهرست مطالب

۲	مقدمه
۵	۱-۱ انگیزه
۶	۲-۱ اهداف
۶	۳-۱ تعریف های عمومی
۱۰	۲ محاسبات قابل بازپیکربندی
۱۵	۱-۲ فناوری
۱۶	۲-۲ FPGA های قدیمی
۱۹	۳-۲ سخت افزار
۲۱	۱-۳-۲ اتصال ریزپردازنده
۲۳	۲-۳-۲ فناوری برنامه ریزی
۲۳	۱-۲-۳-۲ SRAM
۲۴	۲-۲-۳-۲ آنتی فیوز
۲۴	EPROM, EEPROM, FLASH ۳-۲-۳-۲
۲۵	۳-۳-۲ مدل های بازپیکربندی
۲۵	۱-۳-۳-۲ بازپیکربندی ایستا
۲۵	۲-۳-۳-۲ بازپیکربندی پویا
۲۶	۳-۳-۳-۲ تک متنی
۲۷	۴-۳-۳-۲ چند متنی
۲۷	۵-۳-۳-۲ بازپیکربندی جزئی
۲۸	۶-۳-۳-۲ بازپیکربندی خط لوله
۲۸	۴-۲ نرم افزار
۳۲	۵-۲ پیکربندی سریع
۳۲	۱-۵-۲ پیش واکشی پیکربندی
۳۲	۲-۵-۲ فشرده سازی بازپیکربندی
۳۳	۳-۵-۲ جابجایی و یکپارچگی در سیستم های قابل بازپیکربندی جزئی
۳۳	۴-۵-۲ نهان سازی پیکربندی
۳۴	۶-۲ سیستم های نهفته
۳۵	۱-۶-۲ گرایش ها در مهندسی سیستم های نهفته

۳۹	۳ معماری سخت افزار قابل بازیکربندی مقصد
۴۰	۱-۳ معماری FPGA
۴۱	۱-۳-۱ ارتباط بین پردازنده و FPGA
۴۱	۲-۳ افراز سخت افزار / نرم افزار
۴۲	۳-۳ سخت افزار مقصد
۴۶	۴ الگوریتمهای مختلف موجود و پیشنهادی در زمینه افراز زمانی
۴۶	۱-۴ کارهای گذشته
۴۸	۱-۴-۱ زمانبندی لیست
۵۰	۲-۴-۱ جریان شبکه
۵۲	۳-۴-۱ برنامه ریزی خطی
۵۳	۴-۴-۱ روش احتمالی
۵۳	۲-۴ شباهتها، تفاوتها و نوآوریها
۵۴	۳-۴ الگوریتمهای پیشنهادی
۵۵	۱-۳-۴ الگوریتم افراز زمانی با زمانبندی لیست پویا در افزاره با پیکربندی جزئی
۶۰	۲-۳-۴ تعریف های عمومی در معماری آرایه ای از دروازه های قابل برنامه ریزی تسهیم زمانی
۶۱	۳-۳-۴ الگوریتم زمانبندی لیست پویا در معماری آرایه ای از دروازه های قابل برنامه ریزی تسهیم زمانی
	۴-۳-۴ الگوریتم افراز زمانی بر اساس روش برنامه ریزی خطی برای آرایه ای از دروازه های قابل برنامه ریزی تسهیم
۶۳	زمانی
۶۴	۱-۴-۳-۴ تعریفها و محدودیتها
۶۵	۲-۴-۳-۴ تعریف مسأله
۶۶	۳-۴-۳-۴ فرموله کردن برای مسأله برنامه ریزی خطی
۷۲	۴-۴-۳-۴ افراز زمانی با توجه به کارایی زمان
۷۷	۴-۴ جمع بندی و نتیجه گیری
۸۰	۵ نتایج حاصل از آزمایش الگوریتمهای پیاده سازی شده
۸۰	۱-۵ محیط آزمایش
۸۰	۱-۵-۱ ابزار محک زنی
۸۱	۲-۵ ارزیابی روش زمانبندی لیست پویا در مقابل ایستا
۸۷	۳-۵ ارزیابی الگوریتم افراز زمانی مبتنی بر روش برنامه ریزی خطی برای TMFPGA
۹۲	۶ نتیجه گیری

۶-۱ کارهای آینده ۹۳

۲ مقاله های ارائه شده ۹۵

۸ فهرست منابع ۹۷

فهرست شکل‌ها

- شکل ۱-۲: موقعیت محاسبات قابل بازیگر بندی ۱۱
- شکل ۲-۲: بخشهای محاسباتی شدید از کد کاربردی ۱۲
- شکل ۳-۲: مؤلفه های یک بلوک منطقی پایه ۱۷
- شکل ۴-۲: معماری مسیریابی FPGA به سبک جزیره ای ۱۸
- شکل ۵-۲: سطوح مختلف اتصال در سیستم قابل بازیگر بندی [25] ۲۱
- شکل ۶-۲: سه روش جریان طراحی برای پیاده سازی الگوریتم ۲۹
- شکل ۱-۳: ساختار یک FPGA [46] ۴۰
- شکل ۲-۳: مدل پیگر بندی Xilinx TMFPGA [63] ۴۴
- شکل ۳-۳: FPGA تسهیم زمانی [63] ۴۴
- شکل ۱-۴: مدل جریان شبکه برای افراز زمانی [76] ۵۱
- شکل ۲-۴: یک برش در مدل ساختگی جریان شبکه و ایجاد برش در انتها [76] ۵۱
- شکل ۳-۴: گراف جریان داده ۵۶
- شکل ۴-۴: زمان بندی الگوریتم ASAP ۵۷
- شکل ۵-۴: حاصل زمان بندی الگوریتم ALAP ۵۷
- شکل ۶-۴: الگوریتم کشف تشابه ۵۹
- شکل ۷-۴: چهار مرحله در مسأله افراز با محدودیت اولویت از یک مدار ۶۱
- شکل ۸-۴: نحوه فشرده سازی [62] ۶۳
- شکل ۹-۴: افراز با محدودیت اولویت، حداکثر وزن ۵ و حداکثر ارتباط ۵ ۶۶
- شکل ۱۰-۴: افراز با محدودیت اولویت، حداکثر وزن ۳ و حداکثر ارتباط ۳ ۶۶

شکل ۴-۱۱: (الف) بخشی از مدار ترکیبی (ب) نتیجه TPG با $D=2$ ۷۴

شکل ۵-۱: نحوه تولید نت لیست ۸۱

شکل ۵-۲: بهبود زمان بازیگر بندی ۸۶

فهرست جدول‌ها

- جدول ۵-۱: مشخصات گراف جریان داده (مدارهای انتخابی از ابزار MCNC) ۸۲
- جدول ۵-۲: نتایج پیاده سازی گراف جریان داده بازپیکربندی با الگوریتم پویا ۸۲
- جدول ۵-۳: نتایج پیاده سازی گراف جریان داده بازپیکربندی با الگوریتم ایستا ۸۳
- جدول ۵-۴: نتایج پیاده سازی گراف جریان داده بازپیکربندی با الگوریتم پویا ۸۵
- جدول ۵-۵: تأثیر الگوریتم پویا بر شباهت گره و افزایش سرعت بازپیکربندی ۸۶
- جدول ۵-۶: بهبود حاصل از پیاده سازی براساس الگوریتم پویا درحافظه ۸۷
- جدول ۵-۷: مشخصات گراف جریان داده ۸۸
- جدول ۵-۸: نتایج حاصل از پیاده سازی الگوریتم های مورد مقایسه ۸۹
- جدول ۵-۹: بهبود حاصل از کاهش حافظه مصرفی ۹۰

فصل اول

مقدمه

1

۱ مقدمه

پردازنده‌های همه منظوره امکان پیاده‌سازی انواع توابع را با استفاده از قطعه یکسان فراهم می‌کنند. اما انعطاف‌پذیری زیاد و قابلیت محاسباتی همه منظوره، منجر به نرخ بالای کلاک برای کارایی می‌شود. با توجه به معماری "وان نیومن" سربار قابل توجهی متحمل اجرای دستورالعمل می‌شود. ابتدا یک دستورالعمل واکنشی و رمزگشایی می‌شود، سپس عملوندها خوانده و عملگرهای کد شده در دستورالعمل اجرا می‌شوند، نهایتاً نتیجه در حافظه ذخیره می‌شود.

زمانیکه اجرای یک تابع جریان داده^۱ روی یک پردازنده همه منظوره بسیار زمانگیر می‌شود، پیاده‌سازی سخت‌افزاری آن بهتر خواهد بود. بنابراین پیاده‌سازی آن معمولاً در یک ASIC بگونه‌ای انجام می‌شود که

¹ Data flow

تابع بصورت سخت‌افزاری پیاده‌سازی می‌شود و دیگر قابل تغییر نیست. چون ASIC برای تنها یک تابع بهینه‌سازی شده است و سربار ناشی از واکنشی و رمزگشایی، خواندن و ذخیره داده را حذف می‌کند، معمولاً کارا است. ASICها انعطاف‌پذیری ندارند و توابع پیاده‌سازی شده بر روی آنها در طول عمر قطعه غیرقابل تغییر هستند. بعلاوه پیاده‌سازی یک تابع در ASIC فرآیند طولانی و سختی است. هزینه آن نیز بالا است و تنها با تولید انبوه، قابل قبول است. بطور ایده‌آل، ما تمایل به داشتن انعطاف‌پذیری پردازنده همه منظوره و کارایی ASIC را در یک قطعه داریم، تا بتوانیم توابع مختلف را مستقل از حجم تولید، به منظور کاهش سربار هزینه پیاده‌سازی کنیم.

ترکیب انعطاف‌پذیری پردازنده همه منظوره و کارایی ASIC در یک قطعه یک راه‌حل مناسب است. یک نمونه جدیدی از واحد پردازش‌کننده بنام واحد پردازش‌کننده قابل بازپیکربندی ساخته شده و نشان داده که کارایی آن به مراتب بهتر از نمونه‌های پردازنده همه منظوره است [1, 2, 3]. بنابراین زمینه تحقیقاتی جدیدی به نام محاسبات قابل بازپیکربندی بوجود آمد.

قبلاً FPGA فقط برای ساخت نمونه اولیه از طراحی‌های ASIC به تعداد کمی تولید می‌شد، چون سرعت آن پایین، مصرف انرژی و هزینه آن زیاد بود. اما امروزه با رشد فناوری FPGAها، کاهش هزینه و کوتاه‌شدن زمان ارائه به بازار، انگیزه استفاده از FPGA بجای ASIC در طراحی سیستم‌های نهفته^۲ افزایش یافته است [4]. تاکنون بیشتر طراحی‌های FPGA از طراحی سنتی ASIC پیروی می‌کرد و محدود به زمان بارگذاری پیکربندی مجدد می‌شد. بازپیکربندی پویا^۳ یا زمان اجرا یکی از مشخصه‌هایی است که کارایی و هزینه را در زمان بارگذاری بهبود می‌بخشد.

^۲ Embedded system

^۳ Dynamic reconfiguration

سیستمهای نهفته‌ای که از FPGAها استفاده می‌کنند با قابلیت بازپیکربندی مجدد در زمان اجرا هزینه بیشتری را صرفه‌جویی می‌کنند. بعنوان یک سیستم قابل برنامه‌ریزی، یک معماری قابل بازپیکربندی پویا تنها زمانی مؤثر واقع می‌شود که یک راه‌حل بهتری نسبت به سیستمهای دیگری مانند: DSP و پردازنده superscalar از جهت کارایی، هزینه و انرژی فراهم کند. در نظر گرفتن افزایش هرچه بیشتر کارایی پردازنده‌ها و یک روش خوب برای موفقیت در این روش، ضروری است. تعدادی از شرکت‌ها محصولات را تحت عنوان سیستمهای قابل بازپیکربندی پویا به بازار عرضه کرده‌اند [10]-[5]. اما تمام آنها روی طراحی معماری متمرکز شده‌اند و فرآیند طراحی را از یک دیدگاه سیستمی در نظر نگرفته‌اند. تحقیق در طراحی مشترک سخت‌افزار/نرم‌افزار به چگونگی طراحی سیستمهای غیرهمگن می‌پردازد. هدف اصلی، کوتاه کردن زمان ارائه به بازار است در حالیکه در جهت کاهش هزینه طراحی و فعالیت‌های طراحی تلاش می‌شود. جریان طراحی، شامل مشخص-سازی سیستم، تخمین هزینه، تقسیم‌بندی سخت‌افزار/نرم‌افزار، سنتز مشترک، شبیه‌سازی مشترک است. چون سیستمهای نهفته قابل بازپیکربندی پویا شامل پردازنده و FPGAها هستند، در این جریان طراحی مشترک، قرار می‌گیرند. بنابراین بعلاوه قابلیت بازپیکربندی FPGAها، بعضی از تفاوت‌های اساسی، مخصوصاً در افراز، زمانبندی و سنتز مشترک وجود دارد.

تلاشهایی در جهت افراز و زمانبندی خودکار برای معماری‌های قابل بازپیکربندی انجام شده است. معماری Garp [10] و کامپایلر آن توسط Hauster ارائه شد. معماری Garp، سخت‌افزار قابل پیکربندی را با یک پردازنده MIPS استاندارد روی یک دای مشترک ترکیب کرد. خصیصه‌های طراحی اجازه می‌دهد، سخت-افزار در میکروثانه بازپیکربندی شود. کامپایلر Garp موازی‌سازی را در سطح دستورهای کد C انجام می‌دهد و چرخه‌های انتخاب‌شده را مستقیماً به آرایه قابل بازپیکربندی کامپایل می‌کند.

در SARCS، یک ابزار سنتز سطح بالا برای تخمین منابع و تأخیر بکار گرفته شد. یک مدل برنامه‌ریزی خطی برای حل مسأله افراز زمانی و مکانی ارائه شد. این جریان، کامل و مناسب طراحی شد، اما بر اساس طراحی سخت‌افزارهای قدیمی بود و با در نظر گرفتن بازپیکربندی پویا پیچیدگی آن افزایش می‌یافت.

امکان نگاشت یک کاربرد با هر اندازه دلخواه به یک قطعه قابل بازپیکربندی با فضای سخت‌افزاری محدود، انگیزه‌ای برای روش مجازی‌سازی^۴ است. روش افراز زمانی یکی از تکنیکهای مجازی‌سازی است. افراز زمانی، کاربرد را به بخش‌های کوچک تقسیم می‌کند تا داخل قطعه سخت‌افزاری قرار گیرد، سپس این بخش‌ها بطور پی‌درپی اجرا می‌شوند. زمانیکه قطعه‌های قابل بازپیکربندی برای کاربردهای بزرگ، بسیار کوچک باشند از این روش استفاده می‌شود. امروزه با توجه به FPGAهایی که در سیستمهای نهفته بکار گرفته می‌شوند صرفه‌جویی در فضا و هزینه، امر مهمی بشمار می‌رود.

بازپیکربندی پویا بطور وسیع زمینه کاربرد فناوری FPGA را با وجود خصیصه‌هایی نظیر: افزایش چگالی عملیاتی، امکان پیاده‌سازی مدارهای تطبیق پذیر، گسترش داد. از طرف دیگر، این خصیصه‌ها به فضای طراحی افزوده شدند، بنابراین زمان طراحی مدارها نیاز به بررسی دارند. مسأله بسیار مهمی که در سبک طراحی قدیمی دیده نمی‌شد، وابستگی داخلی زمانی از بخش‌های مستقل است که بایستی بازپیکربندی شوند، همچنین جهت تغییر محتوای پیکربندی در بدترین حالت، زمان تحت تأثیر قرار می‌گیرد، بنابراین بدون در نظر گرفتن ابزارهای طراحی و روش‌های بهینه‌سازی، روند تولید با وجود این مسأله‌ها غیرممکن می‌شود.

⁴ virtualization

۲-۱ اهداف

سهام ما در زمینه سیستم‌های قابل بازپیکربندی در جهت بهبود و بررسی الگوریتم‌های مختلف برای حل مسأله افراز زمانی است. ابتدا مسأله افراز زمانی برای معماری قابل بازپیکربندی جزئی^۵ مطرح خواهد شد که در حال حاضر افزاره‌هایی از شرکت‌های مختلف از این قابلیت پشتیبانی می‌کنند و در ادامه مسأله افراز زمانی برای آرایه‌ای از دروازه‌های قابل برنامه‌ریزی تسهیم زمانی^۶ ارائه می‌شود. آرایه‌های قابل برنامه‌ریزی تسهیم زمانی کارایی را با استفاده مجدد از سخت‌افزار بصورت پویا بهبود می‌بخشند.

توابعی که برای قرار گرفتن در یک FPGA بسیار بزرگ هستند باید به بخش‌های مختلفی تقسیم‌بندی شوند تا بطور پی‌درپی بر اساس اولویت‌بندی از قبل تعیین شده روی FPGA اجرا شوند. ما دو روش را برای حل مسأله افراز زمانی پیاده‌سازی کرده‌ایم و دلایل و انگیزه‌هایی را برای انتخاب آنها مطرح می‌کنیم و نتایج را با الگوریتم‌های دیگر مقایسه می‌کنیم. اولین الگوریتم یک نسخه بهبود یافته از الگوریتم معروف زمانبندی لیست است که روی معماری با افزاره قابل بازپیکربندی جزئی پیاده‌سازی شده و دومین الگوریتم نیز با استفاده از همین روش اما روی معماری تسهیم زمانی بکار گرفته شده است. سومین الگوریتم بر اساس مدل برنامه‌ریزی خطی است و هدف کاهش تعداد ارتباطها، با توجه به محدودیت اولویت است.

۳-۱ تعریف‌های عمومی

گراف جریان داده^۷: یک گراف جهت دار مانند $G(V, E)$ که هر گره آن معادل با یک عملگر است و کمان‌های گراف نیز بیانگر وابستگی (اتصالها) بین گره‌ها یا عملگرها هستند. اگر خروجی یک

⁵ Partial Reconfiguration

⁶ Time Multiplex Field Programmable Gate Array

⁷ Data Flow Graph

گره v_i توسط یک گره دیگر v_j مورد استفاده قرار گیرد کمان $e_i \in E$ بین این دو گره وجود خواهد داشت.

پیکربندی: مجموعه‌ای از رشته بیت‌ها یا اطلاعات لازم برای پیکربندی تراشه برنامه‌پذیر.

پیکربندی جزئی: دسترسی انتخابی به حافظه پیکربندی را اجازه می‌دهد. تغییر پیکربندی در حالیکه مابقی مدار بطور کامل در حال اجرا است. سرعت بازپیکربندی پویا بطور مستقیم وابسته به تعداد مکانهای حافظه پیکربندی است که لازم به تغییر هستند.

حافظه پیکربندی چند متنی^۸: پیکربندی‌های متوالی را در چندین متن از حافظه پیکربندی قرار می‌دهد. هر لحظه فقط یک پیکربندی در متن فعال قرار می‌گیرد. جابجایی متن فعال می‌تواند به سرعت با پیکربندی کل آرایه انجام گیرد.

سخت‌افزار (افزاره) برنامه‌پذیر: شامل تراشه برنامه‌پذیر دانه‌ریز (مانند FPGA) است که دارای اجزا و معماری مشخص است. در روش‌های ارائه شده در فصل‌های آتی از دو نوع معماری استفاده می‌شود. معماری اول قابلیت پیکربندی بصورت جزئی دارد. معماری دوم از پیکربندی چند متنی پشتیبانی می‌کند.

این پایان نامه بصورت زیر سازماندهی شده است:

- بخش ۲: **محاسبات قابل بازپیکربندی** پیش‌زمینه اساسی را فراهم می‌کند، بحث پیرامون ساختار و عملکرد FPGA و انواع سخت‌افزار قابل بازپیکربندی و سیستم‌های نهفته.

⁸ multi context

- بخش ۳: **معماری سخت افزار قابل بازیگر بندی مقصد معماری مقصد** را توصیف می کند. سخت افزار قابل بازیگر بندی بصورت جزئی، آرایه ای از دروازه های قابل برنامه ریزی تسهیم زمانی.
- بخش ۴: **الگوریتم های مختلف موجود و پیشنهادی در زمینه افراز زمانی الگوریتم های** مختلف در زمینه افراز زمانی را ارائه می کند و بررسی اجمالی روی کارهای قبلی. سه الگوریتم بحث می شود، افراز زمانی بر اساس زمان بندی لیست پویا مبتنی بر معماری قابل بازیگر بندی جزئی، زمان بندی لیست پویا مبتنی بر معماری تسهیم زمانی، افراز زمانی بر اساس برنامه ریزی خطی بر معماری تسهیم زمانی.
- بخش ۵: **نتایج حاصل از آزمایش الگوریتم های پیاده سازی شده** بررسی نتایج حاصل از آزمایش الگوریتم های پیاده سازی شده روی نمونه های آزمایشی گرفته شده از ابزار محک زنی MCNC Partitioning93 با سایر الگوریتم های موجود.
- بخش ۶ **نتیجه گیری** بیان خلاصه ای از سهم ما در زمینه افراز زمانی و معرفی زمینه های کار و تلاش در آینده.

فصل دوم

محاسبات قابل

بازپیکربندی