طراحی و پیاده سازی یک vcoi-q در پروسه0.18um تکنولوژی cmos با فرکانس مرکزی ghz4 و با دقت فاز بهتر از 0.2 درجه و jitter بهتر از psec1

اسیلاتور های کنترل شونده با ولتاژ به طور گسترده ای در مدارات فرستنده و گیرنده ی بی سیم و نیز مدارات بازیابی دیتا در ارتباطات سیمی به کار می روند. تقریبا درهر ساختار ارتباطاتی که بر اساس سیگنال های i و q طراحی شده باشد، از این سیگنال ها ، جهت مدولاسیون ، دمدولاسیون و حذف image استفاده می گردد. روش های مختلفی جهت تولید سیگنال های i و q استفاده شده است.یکی از این روش ها، استفاده از شبکه rc-cr می باشد[1-4].به علت عدم تطبیق کامل مقاومت ها دراین روش، سیگنال های i و q تولید شده، دارای دقت پایین خواهند بود. همچنین استفاده از ترکیب اسیلاتور با تقسیم کننده‏های فرکانسی یکی دیگر از این روش هاست. در این روش، علاوه بر اینکه نیاز به یک اسیلاتور با فرکانس بالا می باشد، خطای فاز نیز به شدت به ورودی این اسیلاتور حساس خواهد بود. همچنین استفاده از ساختار اسیلاتور های حلقوی به دلیل نویز فاز بالا و توان مصرفی بالا مناسب نخواهد بود[5]. در نتیجه، با توجه به پایین بودن توان مصرفی و نویز فاز اسیلاتور های lc ،در این پایان نامه از این ساختار استفاده شده است ومدار پیشنهادی برای فرکانس مرکزی 4ghz با منبع ولتاژ ??.?? ولت در تکنولوژی m µ????.?? cmos طراحی شده است. در این پایان نامه، میزان توان مصرفی کل مداربه همراه ساختارهای فیدبک36.2mw می‏باشد. همچنین، میزان jitter بدست آمده کمتر از ??پیکو ثانیه ودرحدود 0.48 پیکو ثانیه می باشد. در این ساختار، خطی بودن سیگنال های خروجی بعد از بافر نیز تا thd~6??db افزایش می یابد. در این پایان نامه ، جهت تولید سیگنال های i و q ، از دو اسیلاتور با ترانزیستورهای coupling استفاده شده است که به صورتparallel-qvco وصل شده اند. برای پایین آوردن میزان نویز فازو jitter نیز اندازه ترانزیستورهای اصلی و coupling به یک اندازه در نظر گرفته شده اند. همچنین برای اندازه گیری میزان jitter ، منبع تغدیه را به صورت نویزی و با هارمونیک هایی برابر با ضرایب هارمونیک هایی از فرکانس مورد طراحی شده ی مدار تا 15ghz در نظر گرفته ایم که میزان jitter بدست آمدهکمتر از ??پیکو ثانیه می باشد. از جمله روش های دیگر که ترانزیستورهای coupling وصل می شوند، به صورت سری قرار گرفتن آن ها با مدار اصلی می باشد[6] و [7]. در این روش، با وجود نویز فاز و توان مصرفی پایین، swing خروجی محدود شده و میزان خطی بودن سیگنال های خروجی کاهش یافته و مقدار tuning فرکانس سیگنال های خروجی نیز کمتر می شود. از جمله روش هایی که برای تنظیم سیگنال های i و q و کاهش خطای فاز آن ها به کار می رود، اعمال ولتاژهای تنظیم کننده ی سیگنال های i و qاز خارج از سیستم (ساختار ptic-qvco [8]) می باشد. ولی در ساختار پیشنهادی به جای استفاده از ولتاژهای تنظیم کننده ی بیرونی، از دو ساختار فیدبک داخلی جهت تنظیم سیگنال های i و qاستفاده شده است. خطاهای به وجود آمده می توانند ناشی از عدم تطبیق ترانزیستورها و یا عدم تطبیق سلف ها و varactor ها باشند. ساختار اول، بر مبنای عمل انتگرال گیری می باشد. در این روش از سیگنال های خروجی انتگرال گیری کرده و از طریق فیدبک و اعمال جریان ، میزان خطای فاز ناشی از جابه جایی سیگنال ها بهبود داده می شود. ساختار دوم، نیزبر مبنای عمل یکسوسازی و تولید سیگنال های تصحیح خطا و اعمال آن ها از طریق ساختارهای varactorهای دوم می باشد. در ساختار دوم، از طریق تصحیح دامنه ، میزانخطا کاهش داده می شود. خاطر نشان می شود که از ساختارهای varactorهای اول، جهت tunning فرکانس سیگنال های خروجی استفاده می شود. در طراحی این varactor ها از ساختار دیفرانسیلی استفاده شده است تا هم میزان اعوجاج کاهش یابد و نیز مقدار tuning فرکانس سیگنال های خروجی تا مقدار ????.??% افزایش یابد. همچنین در ساختار دوم ، ساختارopamp جدیدی نیز ارائه شده است که به گین ????.??db و pm = و wunity = ??.????ghz رسیده است. در این روش، با بهره گیری از دو ساختار بالا،میزان خطای فاز به کمتر از 1??. درجه رسانده شده است.