طراحی سنتی سایزر ولتاژ پایین در محدوده 3 تا ghz 5 با هدف کاهش نویزفاز

یکی از اجزای سیستم های مخابراتی و رادار که امروزه در فرکانس های بالا کار می کنند سنتی سایزر می باشد. سنتی سایزر فرکانس، یک وسیله الکترونیکی است که می تواند ترکیبی از ضزب کننده های فرکانسی، تقسیم کننده های فرکانسی و ترکیب کننده های فرکانسی باشد و در نهایت سیگنال خروجی با فرکانس مطلوب را تولید کند. سنتی سایزر فرکانس از المان های مختلفی از قبیل ردیاب فاز (pfd)، پمپ بار (cp)، فیلتر پایین گذر (lpf)، اسیلاتور کنترل شده با ولتاژ (vco) و تقسیم کننده فرکانسی تشکیل شده است. با اعمال گیت xor به ورودی pfd طراحی شده به منظور ایجاد تأخیر، ناحیه کور به خوبی کاهش یافته است. همچنین با استفاده از دو معکوس کننده اضافی در خروجی pfd، ناحیه مرده و توان اتلافی بهبود پیدا کرده است. در طراحی مدار cp، اعمال خازن های میلر و op-amp نقش کلیدی در از بین بردن عدم تطبیق جریان های خروجی داشته اند و جریان خروجی ثابتی برابر با 11ma را فراهم می کند. دو vco برای سنتی سایزر با هدف کاهش نویزفاز پیشنهاد شده که یکی با سلف مارپیچی و دیگری با سلف فعال است. در vco با سلف مارپیچی از ساختار کوپل متقاطع برای کاهش نویزفاز و خطای فاز استفاده شده است. همچنین ورکتورهای nmos و خازن های mim بکار رفته در vco ، تأثیر بسزایی بر روی بهبود ضریب کیفیت و نویزفاز دارند و نویزفاز را تا 161dbc/hz- کاهش می دهند. از آن جایی که vco با سلف فعال، مساحت اشغالی و توان اتلافی کمتری در مقایسه با vco با سلف مارپیچی دارد ، با استفاده از ساختار کوپل متقاطع و ورکتور، vco با سلف فعال ارائه شده است. روش فیدبک ترانزیستوری و injection- locking در این ساختار به کاهش نویزفاز و بهبود ضریب کیفیت کمک شایانی کرده است. اگرچه نویزفاز در این ساختار تا 136dbc/hz- بیشتر کاهش نمی یابد اما ضریب کیفیت تا 82 بهبود یافته است. در طراحی تقسیم کننده فرکانسی از ساختار tspc برای غلبه بر اتلاف توان زیاد و پیچیدگی در ساختار استفاده شده است. با کمک تکنیک مقاومتی در ساختار تقسیم کننده دو- سه، glitch به خوبی کاهش یافته است. همچنین برای افزایش نسبت های تقسیم به جای پشت سرهم قرار دادن تقسیم کننده های دو-سه، با کمک میکسر، فیلترمیان گذر و کلیدها، نسبت های تقسیم ارتقاء یافته و توان اتلافی تا 37nw کاهش چشمگیری داشته است. سنتی سایزر با استفاده از نرم افزارهای ads و cadence در تکنولوژی 0.18µm cmos شبیه سازی شده و در مقایسه با سنتی سایزرهای ارائه شده در مقالات سال های اخیر دارای عملکرد خوبی بوده است.