ارائه یک ساختار vlsi برای رمزگشایی کدهای ldpc نیمه حلقوی

کدهای بررسی توازن کم چگال(ldpc)، در حال حاضر به عنوان بهترین کدهای تصحیح خطای شناخته شده، به دلیل برخورداری از توانایی بالا در تصحیح خطا و مطابقت با استانداردهای مختلف از جمله 802.16e، توجه زیادی را به خود جلب کرده اند. از این رو امروزه تکنیک های کارآمد برای دکدینگ کدهای ldpc، بسیار مورد توجه قرار گرفته است. اگرچه عملکرد این کدها به صورت تئوری بسیار موفقیت آمیز بوده است، اما در عمل، پیاده سازی این کدها و عمل دکدینگ آن ها با مشکلاتی از قبیل میزان سطح تراشه مصرفی و محدودیت توان مصرفی روبرو بوده است. تاکنون روش های بسیاری برای کاهش سطح تراشه و کاهش توان مصرفی ارائه شده است. ولی ارائه راهکارهایی برای افزایش توان عملیاتی هم چنان به عنوان یک موضوع مهم در پیاده سازی دکدرهای ldpc مورد بررسی می باشد. عمده هدف از ارائه این پایان نامه، ارائه یک ساختار برای پیاده سازی دکدر ldpcبه گونه ای که توان عملیاتی را افزایش دهد و در عین حال از توان مصرفی پایینی برخوردار باشد. در این پایان نامه یک ساختار جدید برای پردازش سطرها و ستون ها ارائه شده است، که با پردازش همزمان سطرها و ستون ها، از تعداد پالس در هر تکرار کاسته و در نتیجه باعث افزایش توان عملیاتی می گردد. پس از تشریح الگوریتم ها، دو الگوریتمی که مورد بررسی قرار گرفته است، الگوریتم لایه بندی شده و الگوریتم حداقل مجموع می باشد. بعد از بررسی روش های پیاده سازی و عوامل موثر بر عملکرد دکدینگ، روش پیشنهادی برای طول کد 2304، نرخ کد 1/2، تعداد تکرار 10 و معماری نیمه موازی اعمال شده است. برای کاهش میزان سطح تراشه مصرفی و کاهش توان مصرفی از ماتریس qc و تعداد بیت محدود 7 استفاده شده است. با استفاده از دکدرهای ارائه شده بر پایه الگوریتم لایه بندی شده و الگوریتم حداقل مجموع، می توان به 6-10 ber= به ترتیب در db2.1eb/n0= و db3eb/n0= دست یافت. نتایج سنتز ساختارهای ارائه شده برای استاندارد ieee 802.16e، با استفاده از نرم افزار design compiler و تکنولوژی nm 130 نشان می دهد، که می توان به توان عملیاتی mb/s198 و mb/s 183 با توان مصرفی mw189 و mw299 در فرکانس کاری mhz 100 دست یافت