افزایش اتکاپذیری در پردازنده های مبتنی بر ip-core

افزایش کاربرد سیستم های کامپیوتری تعبیه شده در حوزه های مختلف، وابستگی زندگی بشر را به این گونه سیستم ها بیش از پیش افزوده است تا جایی که بروز اشکال (fault) و در نتیج? آن خطا (error)، در اغلب این سیستم ها صدمات جبران ناپذیری را به دنبال خواهد داشت. این گزارش، روشی در سطح معماری برای تصحیح اشکال های رخداد? یک بیتی و چندبیتی در خط لول? ریزپردازند? سیستم های تعبیه شده و مدارات داخلی آن ها ارائه می دهد. در قسمت عمد ه ای از این روش، کشف و تصحیح اشکال با کد همینگ صورت می گیرد. هدف عمد? این روش کنترل روند اجرای دستورهای برنامه است. در این روش که pfc (pipeline fault correction) نام دارد، قسمت عمد? سیستم کشف و تصحیح اشکال در خط لول? ریزپردازنده پیاده سازی شده است. pfc سه مکانیزم دارد. مکانیزم اول pfc که bmbc (branch multi-bits correction) نام دارد، محافظ دستورهای انشعاب بوده و قبل از این دستورها، یک دستور خاص درج می کند و قادر به تصحیح حداکثر 8 بیت اشکال همزمان در هر دستور انشعاب است. مکانیزم دوم pfc که osbc (opcode single-bit correction) نام دارد، محافظ کدعملیاتی کلیه دستورهای برنامه بوده و یک دستور خاص دیگر را هر شش خط یک بار در برنامه درج می کند و قادر به تصحیح اشکال های یک بیتی درکدعملیاتی کل دستورهای برنامه است. مکانیزم سوم pcc (program counter checking) نام دارد که با استفاده از روش مرسوم افزونگی، شمارند? ریزپردازنده را از بروز اشکال محافظت می کند. در این گزارش همچنین روش دیگری با نام mfc (memory fault correction) برای تصحیح اشکال های چندبیتی و نیز در مقایسه با روش pfc پیاده سازی شده است. این روش به دو صورت، یکبار با استفاده از کد همینگ و بار دیگر با کمک کد reed-solomon و صرفاً در حافظ? یک سیستم تعبیه شده ، پیاده سازی شده است. در این روش، کدهای تصحیح خطا به انتهای هر کلمه از حافظه افزوده شده اند. روش پیاده سازی با کمک کد همینگ به صورت مشابه مکانیزم bmbc، قادر به تصحیح 8 بیت اشکال همزمان در هر دستور یا داده از حافظه است. در حالت پیاده سازی با استفاده از کد reed-solomon، mfc قادر به تصحیح 12 بیت اشکال همزمان در هر کلمه از حافظه است. روش های pfc و mfc به طور مستقل بر روی ریزپردازند? openrisc طراحی و سنتز شده اند و نتایج ارزیابی این دو روش استخراج و مقایسه شده اند. نتایج ارزیابی تحلیلی نشان می دهد که پوشش تصحیح اشکال مکانیزم bmbc از روش pfc برای یک تا هشت اشکال همزمان در یک دستور انشعاب بین 100% تا 31/2% و در مکانیزم osbc از این روش برای یک اشکال در کدعملیاتی هر دستور100% است. در روش mfc با کد همینگ، احتمال میانگین برای کشف و تصحیح تا 8 بیت اشکال در یک کلمه از حافظه 755/44% است. در روش mfc با کد reed-solomon میانگین احتمال کشف و تصحیح تا 8 بیت اشکال همزمان در یک کلمه از حافظه 187/45% است. نتایج حاصل از سنتز ریزپردازنده بر روی تکنولوژی tsmc 0.18um، حاکی از آن است که در روش pfc، سخت افزار به کار رفته به میزان 10/11% و نیز توان مصرفی به میزان 81/3% نسبت به ریزپردازند? اولیه، افزایش یافته است. در روش mfc با کد همینگ، حجم سخت افزار و میزان توان مصرفی به ترتیب به میزان 14/13% و 26/14% نسبت به ریزپردازند? اولیه افزایش پیدا کرده است. این نتایج برای mfc با کد reed-solomon به ترتیب عبارتند از 53/28% و 15/32% . همچنین نتایج ارزیابی تجربی نشان می دهند که در روش pfc سربار حجم حافظه و سربار زمان اجرا نسبت به ریزپردازند? اولیه به ترتیب 67/31% و 98/35% است. در روش mfc سربار حجم حافظه 75% است.