System on Chip Based RTC in Power Electronics
نویسندگان
چکیده
منابع مشابه
application of upfc based on svpwm for power quality improvement
در سالهای اخیر،اختلالات کیفیت توان مهمترین موضوع می باشد که محققان زیادی را برای پیدا کردن راه حلی برای حل آن علاقه مند ساخته است.امروزه کیفیت توان در سیستم قدرت برای مراکز صنعتی،تجاری وکاربردهای بیمارستانی مسئله مهمی می باشد.مشکل ولتاژمثل شرایط افت ولتاژواضافه جریان ناشی از اتصال کوتاه مدار یا وقوع خطا در سیستم بیشتر مورد توجه می باشد. برای مطالعه افت ولتاژ واضافه جریان،محققان زیادی کار کرده ...
15 صفحه اولA Novel Power Efficient On-chip Test Generation Scheme for Core Based System-on-chip (soc)
In this paper, a modified programmable twisted ring counter (MPTRC) based on-chip test generation scheme is proposed. It is used as built-in-self-test (BIST) pattern generator for high performance circuits with simple test control. This method is used to achieve low power and reduced test time for digital circuits. The MPTRC module is designed with Cadence NClaunch platform using Verilog HDL an...
متن کاملwind farm impact on generation adequacy in power systems
در سال های اخیر به دلیل افزایش دمای متوسط کره زمین، بشر به دنبال روش های جایگزین برای تامین توان الکتریکی مورد نیاز خود بوده و همچنین در اکثر نقاط جهان سوزاندن سوخت های فسیلی در نیروگاه های حرارتی به عنوان مهم ترین روش تولید توان الکتریکی مطرح بوده است. به دلیل توجه به مسایل زیست محیطی، استفاده از منابع انرژی تجدید پذیر در سال های اخیر شدت یافته است. نیروگاه های بادی به عنوان یک منبع تولید توان...
15 صفحه اولThe System Power Control Unit Based on the On-Chip Wireless Communication System
Currently, the on-chip wireless communication system (OWCS) includes 2nd-generation (2G), 3rd-generation (3G), and long-term evolution (LTE) communication subsystems. To improve the power consumption of OWCS, a typical architecture design of system power control unit (SPCU) is given in this paper, which can not only make a 2G, a 3G, and an LTE subsystems enter sleep mode, but it can also wake t...
متن کاملTrends in Low Power Digital System-on-Chip Designs (invited)
A study of the future trends in low-power System-on-Chip (SOC) designs is presented, based on the recently announced ITRS-2001 technology characteristics for both highperformance and low-power devices from 2001 to 2016. We forecast the logic/memory composition of a reference low-power PDA design with an area constraint of 1cm using both a bottom-up, power dissipation-constrained chip model and ...
متن کاملذخیره در منابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ژورنال
عنوان ژورنال: Bulletin of Electrical Engineering and Informatics
سال: 2017
ISSN: 2302-9285,2089-3191
DOI: 10.11591/eei.v6i4.867