نام پژوهشگر: ایمان سلامی فرد
ایمان سلامی فرد جعفر صبحی
مشکل ترین قسمت طراحی مبدل آنالوگ به دیجیتال pipeline مربوط به طراحی طبقات اولیه می شود. بطوریکه می توان گفت که دقت طبقه اول، دقت کل مبدل را تعیین می کند. چیزی که در همه طراحی های انجام شده تا به حال مشترک می باشد، dc gain بالا برای آپ امپ بکار رفته در mdac است (البته در مواردی که از کالیبراسیون استفاده شده، الزامی به بالا بردن بهره حلقه باز آپ امپ دیده نمی شود). همانطور که می دانید با زیاد کردن بهره dc در آپ امپ، سایر مشخصات آن بدتر خواهد شد که از آن جمله می توان به setteling time و پهنای باند اشاره کرد که تاثیر مستقیمی در سرعت کار آپ امپ و در نتیجه mdac خواهند داشت و هرچه mdac سریعتری داشته باشیم، سرعت کل adc بالاتر می رود. هدف از انجام این پایان نامه یافتن راهی است که بدون نیاز به کالیبراسیون، احتیاج به بهره حلقه باز بالای آپ امپ را در مبدل آنالوگ به دیجیتال pipeline تا جای ممکن کاهش دهیم. این پایان نامه در راستای طراحی یک سیستم مناسب برای مبدل آنالوگ به دیجیتال pipeline 12-bit، برای رسیدن به نرخ نمونه برداری 200ms/s در فناوری cmos 0.35 µm انجام گرفته است.