در این پایان نامه، فیلترهای بالاگذر(مشتق گیر) و پایین گذر(انتگرال گیر) در حوزه sinh به همراه روابط آنها ارائه شده است. سپس یک مدار انتگرال گیر (فیلتر پایین گذر) در حوزه sinh به طور خاص مورد تحلیل و بررسی قرار گرفت و طرح پیشنهادی برای این مدار ارائه می گردد. این مدار شامل ? بلوک است که عبارتند از: تقسیم کننده جریان، دو بلوک حلقه ترانسلینیر(tl)، ترارسانای sinh/cosh . همچنین در بلوک ترارسانای sinh/cosh از ترانزیستورهایی با گیت شناور استفاده می گردد. در پایان، انتگرال گیر پیشنهادی با برنامه hspice و با استفاده از تکنولوژی um 18/0 طراحی و شبیه سازی شده است. فرکانس قطع فیلتر sinh پیشنهادی با ولتاژ تغذیه 85/0 ولت، برابر khz34/9 است. این فرکانس با تغییر جریان i0 تغییر می کند، همچنین فرکانس قطع فیلتر در این مدار قابلیت انعطاف پذیری دارد و این امر به دلیل استفاده از ترانزیستور fg-mos می باشد. از طرفی با تغییر ضریب z می توان پارامتر thd را کاهش داد.