نام پژوهشگر: یاور مرادی

استفاده از تکنیک بافرگذاری به منظور بهبود تاخیراتصالی درمدارات vlsi (براساس مدل rlc )با بهره گیری از الگوریتم coa
پایان نامه دانشگاه آزاد اسلامی واحد کرمانشاه - دانشکده برق و الکترونیک 1393
  یاور مرادی   غلامرضا کریمی

با کوچک شدن مقیاس تکنولوژی در مدارات vlsi ، تاخیر در اتصالات میانی از تاخیر در گیت بیشتر می شود. در اتصالات سرتاسری که بلند هستند این افزایش تاخیر بیشتر از اتصالات محلی حس می شود که ایجاب می کند از روش های جدیدتری به منظور بهبود هر چه بیشتر تاخیر در آن ها استفاده شود. همچنین، با توجه به افزایش سرعت زمان صعود و طولانی شدن اتصالات میانی، اندوکتانس مهم تر از قبل جلوه می کند که در مدل های جدیدتر از سیم ها اثر آن لحاظ شده است.