با پیشرفت فناوری cmos سطح ولتاژ منبع تغذیه کاهش و سرعت سوئیچینگ افزایش یافته است. کاهش سطح ولتاژ تغذیه دستیابی به دقت بالا در مبدل های داده ای که در حوزه ی ولتاژ کار می کنند را با مشکل رو برو ساخته است.در مقابل اقزایش سرعت سوئیچینگ موجب کارکرد بهتر مبدل های داده مبتنی بر زمان شده است. در مبدل های داده مبتنی بر زمان, علاوه بر اینکه سیگنال در حوزه ی زمان کوانتیزه می شود, رزولوشن زمانی بهتری نیز حاصل می گردد.بنابراین مبدل های حوزه ی زماندر کاربرد های مختلف مورد توجه بهتری قرار گرفته اند. مبدل های با ساختار دوم مرحله ای به دلیل کارایی بالانر و بهبود برخی از بارامترهای مهم مبدل های حوزه ی زمان مانند رزولوشن زمانی, دقت و غیره از جایگاه ویژه ای برخوردار هستند. در این پایان نامه یک الگوریتم برای طبقه ی دوم مبدل دو مرحله ای, پیشنهاد و مزایای آن مورد بررسی قرار می گیرد. این ساختار پیشنهادی سبب کاهش سخت افزار و بهبود رزولوشن زمانی در مبدل های دو مرحله ای شده است. در طبقه ی اول ساختار پیشنهادی از مبدل زمان به دیجیتال خط تاخیر استفاده شده است. مدار طبقه ی دوم در مبدل پیشنهادی شامل یک سری گیت های منطقی و شمارنده می باشد. برای بررسی ایده ی پیشنهادی, مبدل ارائه شده توسط نرم افزار hspice و matlab شبیه سازی گردید و در مقایسه با نمونه های مشابه در مراجع معتبر, کاهش سخت افزار و بهبود در رزولوشن زمانی آن بررسی و تایید گردید.