یک مبدل زمان به دیجیتال سیستمی است که ورودی آن یک بازه زمانی بوده و خروجی آن برابر با کد دیجیتال متناسب با طول بازه زمانی می باشد که یکی از اصلی ترین بلوک های مورد نیاز برای ورود به دنیای مدرن و نوین پردازش در حوزه زمان می باشد. پردازش در حوزه زمان از اطلاعات نهفته شده در زمان به جای اطلاعات موجود در دامنه برای عملیات پردازش بهره می گیرد. همچنین با توجه به اینکه آینده فناوری به سمت مجتمع سازی و کاهش بیشتر ولتاژ تغذیه حرکت می کند، مسئله سرعت و میزان تلفات توان از اهمیت ویژه ای برخوردار است و کاربرد مبدل های tdc تمام دیجیتالی ضروری می باشند. مبدل زمان به دیجیتال معمولا شامل دو بخش می شود: بخش اول که مقدار زمان های بزرگ را اندازه گیری می کند و بخش دیگر که مقادیر زمانی را با تفکیک بالا اندازه گیری می کند. از مشخصه های مهم یک مبدل زمان به دیجیتال می توان به قدرت تفکیک اندازه گیری، بیشینه محدوده اندازه گیری ورودی، مشخصه های غیرخطی بودن، سرعت نمونه برداری و غیره اشاره کرد. پژوهش های زیادی برای بهینه سازی و ارائه روش های اندازه گیری نوین زمان صورت گرفته است. روش های متعددی برای اندازه گیری و تبدیل زمان به کلمه دیجیتال ارائه شده است که با مطالعه و بررسی این روش ها، مبدل های زمان به دیجیتال مبتنی بر خط تاخیر به عنوان پرکابردترین آن ها انتخاب شده است. از آنجایی که در این مبدل های زمان به دیجیتال، المان حافظه دار نقش کلیدی در عملکرد و میزان توان تلفاتی آن ها دارد، باید المان حافظه دار سریع و مناسبی در ساختار tdc استفاده شود. در این پایان نامه فلیپ-فلاپ جدیدی جهت استفاده در ساختار tdc طراحی شده است. فلیپ-فلاپ پیشنهادی جزء دسته فلیپ-فلاپ های فعال شونده با پالس ساعت است. این فلیپ-فلاپ فعال شونده با پالس قادر به clock gating می باشد و توان مصرفی کمتر و سرعت بیشتری نسبت به سایر فلیپ-فلاپ های مشابه خود دارد. در فلیپ-فلاپ پیشنهاد شده، یک مدار تولید کننده پالس جداگانه می تواند به صورت مشترک بین چندین لچ استفاده شود، که کاهش بیشتر توان مصرفی را در پی دارد. به منظور مطالعه دقیق تر و ارزیابی عملکرد فلیپ فلاپ پیشنهادی یک مبدل زمان به دیجیتال 32 بیتی طراحی و شبیه سازی شده است. کلیه شبیه سازی های مربوط به tdc 32 بیتی توسط نرم افزارhspice با فناوری cmos 90 نانومتر ptm انجام شده است که نتایج حاصل شده نشان می دهد مبدلی که از فلیپ-فلاپ پیشنهادی در ساختار آن استفاده شده حداقل دارای کاهش 17 درصدی پارامتر pdp (حاصل ضرب توان و تاخیر) و همچنین دارای 17 درصد کاهش توان مصرفی مبدل نسبت به مبدل هایی که از سایر فلیپ-فلاپ ها استفاده کرده اند می باشد