با پیشرفت تکنولوژی در صنعت نیمه¬هادی و کوچک شدن ابعاد ترانزیستورها به سمت ناحیه نانومتری، تغییرات آماری افزاره¬ها به خاطر مشکلات موجود در حین مراحل تولید و تغییرات تصادفی از نوسانات اتم¬های ناخالصی شده، تبدیل به یک نگرانی بحرانی شده است. همچنین یافتن راهی برای کاهش اثرات مشکلات این تغییرات برای تکنولوژهای نسل بعدی، مستلزم شناخت دقیق منابع این تغییرات در افزاره¬ها می¬باشد. این منابع تغییرات باعث تغییر در عملکرد مدارات و کاهش قابلیت اطمینان در پارامترهای مدار و درنتیجه تاثیر جدی در هزینه تولید مدارات امروزی شده است.تغییراتی که فرآیند ساخت باعث ایجاد آنها می¬شود بعنوان یکی از موانع اصلی در طراحی مدارات مجتمع شناخته شده است. بزرگی تغییرات، بسیار به تکنولوژی مدارات مجتمع مربوطه وابسته است. تحقیقات و بررسی¬های زیادی برای مدل¬سازی تغییرات آماری افزاره صورت گرفته است تا اثر آنها را بر روی رفتار مدار تخمین بزند. برای نسل¬های جدید تکنولوژی، بررسی و مدل¬سازی این تغییرات امر حیاتی برای رسیدن به عملکرد صحیح و دقیق مدارات به حساب می¬آید. با کوچک¬تر شدن ابعاد ترانزیستورها، بزرگی منابع تغییرات تصادفی موجود ممکن است افزایش پیدا کند یا ممکن است منابع تغییرات جدید ظاهر شوند. بنابراین مدل¬سازی تغییرات هم برای تکنولوژی¬های موجود و هم برای نسل تکولوژی¬های جدید یک امر اجباری به حساب می¬آید.تاکنون مدل¬سازی¬های بسیاری در ارتباط با تغییرات آماری افزاره¬ها توسط محققان صورت گرفته است که بیشتر مدل¬سازی¬ها یک رابطه تحلیلی بر اساس رابطه حاکم بر جریان درین ترانزیستور می¬باشد. در این پایان¬نامه با بررسی تغییرات آماری برای مدارات آنالوگ به ویژه برای تقویت¬کننده¬های تک طبقه، یک روش مدل¬سازی جدید با استفاده از الگوریتم پیشنهادی ارئه شده است. در روش پیشنهادی، پارامترهای مهم یک تقویت¬کننده اعم از پارامترهای مدل dc مانند جریان درین و ولتاژ خروجی و همچنین پارامترهای مدل ac که شامل ترارسانایی ترانزیستور، مقاومت خروجی و بهره ولتاژ یک تقویت¬کننده را خطای کمتر از 10 درصد مدل¬سازی می¬کند که در مقایسه با مدل¬سازی¬های پیشین که تنها پارامترهای مدل dc را پیش¬بینی و مدل¬سازی می¬کردند روش پیشنهادی دارای عملکرد بهتر با دقت بالاتری می¬باشد.

بزرگی تغییرات، بسیار به تکنولوژی ساخت مدارات مجتمع مربوطه وابسته است. برای نسل¬های جدید تکنولوژی، بررسی و مدل¬سازی این تغییرات جهت رسیدن به عملکرد صحیح و دقیق مدارات یک ضرورت به حساب می¬آید. با کوچک¬تر شدن ابعاد ترانزیستورها، بزرگی منابع تغییرات تصادفی موجود افزایش پیدا می کند یا ممکن است منابع تغییرات جدید ظاهر شوند. بنابراین مدل¬سازی اینگونه نوسانات، هم برای تکنولوژی¬های موجود و هم برای نسل های جدید تکولوژی¬، یک امر حیاتی به حساب می¬آید. سلول های حافظه استاتیک (sram) یکی از بلوک های بنیادی در مدارهای دیجیتال هستند که در اثر تغییر مقیاس تکنولوژی bulk-cmos به ابعاد نانومتر که به منظور افزایش چگالی ذخیره داده در حال انجام است، دستخوش نوسانات آماری قابل توجهی می شود که پایداری حافظه استاتیک را شدیدا تحت تاثیر قرار می دهد. در فصل چهارم با منابع این نوسانات که آنها را می توان به سه دسته کلی سیستماتیک، تصادفی و محیطی آشنا خواهیم شد و حساسیت حاشیه نویز استاتیک را در شرایط غیر ایده آل عملیاتی و حضور اینگونه نوسانات تحلیل کرده و تاثیر هر یک از این نوسانات بر پایداری آماری سلول (sram) و تشخیص سلول های ضعیف بررسی می کنیم. روش مورد استفاده در این تحقیق بدین صورت است که 1000 نمونه ترانزیستور نوع n و p از مدل بسته bsim4 با طول گیت 35 نانومتر که هر یک دارای یک ساختار منحصر به فرد از منابع تغییرات آماری (rdf,ler,pgg) می باشند، جایگزین ترانزیستورهای سلول sram می شود. در حقیقت 1000 فایل نت لیست تصادفی برای شبیه ساز hspice ایجاد شده است که هر فایل یک سلول sram با ساختار منحصر به فرد از پارامترهای ذاتی است و به ازای هر فایل یک snm استخراج شده است که ما را قادر می سازد علاوه بر تحلیل میانگین snm، گشتاور اول یعنی انحراف معیار نرمالیزه و گشتاور دوم (skewness)، snm را مورد بررسی قرار دهیم. در ابتدا به معرفی بلوک حافظه استاتیک پرداخته می شود و سپس با انواع سلولهای sram، طریقه خواندن و نوشتن در سلول sram 6t، مالتی پلکسر ستون و درایور نوشتن آشنا خواهیم شد و پس از آن به بررسی و نحوه عملکرد تقویت کننده حس در حافظه استاتیک پرداخته می شود. در ادامه معرفی و نحوه استخراج حاشیه نویز استاتیک که معرف پایداری سلول sram است را مورد بررسی قرار خواهیم داد. در فصل چهارم منابع مهم تغییرات آماری در سطح افزاره و اثرات این منابع بر روی رفتار الکتریکی مدارات پرداخته می شود. منابع اصلی به سه دسته¬ی تغییرات سیستماتیک، تغییرات تصادفی و تغییرات محیطی طبقه¬بندی می شود. همچنین منابع اصلی ipf شامل ناخالصی¬های تصادفی پراکنده، ناهمواری¬های لبه¬ خطوط و دانه¬ای شدن پلی سیلیکون گیت می¬باشد، که از این میان rdf و ler تاثیرگذارترین منابع تغییرات آماری به شمار می¬روند. در ادامه مشاهده می شود که این منابع تغییرات، اثرات منفی بر روی پارامترهای یک ترانزیستور می¬گذارند که باعث از دست دادن قابلیت اطمینان در عملکرد تراشه و در پی آن باعث افزایش هزینه برای تولیدکنندگان مدارات مجتمع شده است. در فصل پنجم به بررسی و مدل سازی اثر نوسانات آماری بر حاشیه نویز استاتیک سلول sram (snm) در حضور نوسانات سیستماتیک، تصادفی و محیطی پرداخته شده است و تاثیر هر یک از نوسانات را بر پایداری حافطه استاتیک تحلیل می شود. در روش شبیه سازی مونت کارلو که در این تحقیق مورد استفاده قرار گرفته می شود ما را قادر می سازد رفتار آماری حافظه استاتیک را بررسی کنیم و علاوه بر تحلیل میانگین پایداری سلول sram گشتاورهای دوم (انحراف معیار استاندارد نرمالیزه شده) و گشتاور سوم (skewness) حاشیه نویز استاتیک را مورد بررسی قرار دهیم.

امروزه طراحی تقویت کننده های عملیاتی با این شناخت پیش می رود که سازش بین پارامترها در نهایت به مصالحه ای چند بعدی در کل پیاده سازی نیاز دارد و مستلزم دانستن مقدار مناسب هر پارامتری است که باید در طراحی به دست آید. رفتار فرکانس بالای تقویت کننده های عملیاتی، نقش مهمی در بسیاری ار کابردها ایفا می کند. با افزایش فرکانس کاری، بهره حلقه باز رو به کاهش می گذارد، در نتیجه خطای بزرگ تری در سیستم فیدبک دار به وجود خواهد آورد. پهنای باند سیگنال کوچک معمولاً با عنوان فرکانس بهره واحد تعریف می شود که در تقویت کننده های عملیاتی cmos جدید نیاز به بیش از یک گیگا هرتز است. در این پایان نامه یک تقویت کننده عملیاتی فیدبک جریان با استفاده از تکنولوژی cmos طراحی شده است. بافر ورودی که برای این تقویت کننده مورد استفاده قرار گرفته است، باعث کاهش امپدانس خروجی برای کار در سرعت های بالا و کاهش ولتاژ آفست می گردد.

سیستمها برای سالیانی با استفاده از تکنولوژی cmos طراحی و تولید شده اند، با بهبودهایی که در فرایند ساخت بوجود آمد طراحی ها توانستند به راحتی در نواحی کوچکتری مقیاس شوند. برای افزاره های cmos با طول گیت زیر 100 نانومتر قابلیت تغییرپذیری شدید افزاره ها معرفی و به عنوان اصلی ترین موانع طراحی مدارات آنالوگ نسل جدید شناخته شد. هندسه کوچک افزاره ها، علاوه بر مجتمع سازی انبوه ترانزیستورها، توانایی طراحی مدارات آنالوگ سرعت بالا را ممکن می سازند. این طراحی ها می توانند با مجتمع شدن به همراه سیستم های دیجیتال به کاهش هزینه و عملکرد بالای مدارات کمک کنند. به هر حال طراحی مدارات آنالوگ به شدت در مقابل عدم تطابق افزاره ها آسیب پذیر است این در حالی است که تعداد زیادی جفت ترانزیستور و سلول های مدار کاملا مشابه مورد نیاز است. افزایش تغییرپذیری افزاره در فرایند های زیر 100 نانومتر موجب کاهش چشمگیر تولید محصول از طراحی های متعارف شده است.مدل های عدم تطابق، توسعه یافته اند تا به صورت تحلیلی میزان تغییرات تصادفی را ارزیابی کنند. اندازه گیری هایی که از ساختار های تست به دست آمده نشان می دهد تغییرات فرآیند را میتوان با کمک پارامتر های وابسته به طراحی تخمین زد. به هر حال مدل های موجود دیگر نمی توانند به طور دقیق اندازه عدم تطابق را در افزاره های اتمیستیک (زیر 100 نانومتر) تخمین بزنند چرا که اثرات کانال کوتاه به شدت مهم شده اند. تقویت کننده های هدایت انتقالی ota یکی از مدارات پرکاربرد در تقویت کنندههای آنالوگ می باشند که با تکنولوژی cmos سازگاری داشته و اکثرا در طبقه ورودی استفاده می شوند و از پارامترهای مهم آن می توان به cmrr و psrr اشاره کرد که به ترتیب بیانگر توانایی تقویت کننده به حذف نویز اعمال شده به ورودی و حذف نویز اعمال شده به منبع تغذیه، می باشند. در این پایان نامه با شبیه سازی یک تقویت کننده هدایت انتقالی ota، با استفاده از 1000 نمونه مدل کارت سطح 54 ترانزیستور (bsim4) ناشی از خروجی شبیه ساز اتمیستیک دانشگاه گلاسگو، به بررسی و تحلیل اثرات تغییرات آماری بر روی عملکرد این تقویت کننده پرداخته ایم. طول کانال ترانزیستور ها 35 نانومتر بوده و شبیه سازی توسط نرم افزار hspice به روش مونت کارلو انجام گرفته است. همچنین تغییرات آماری پارامترهای مهم مدار از لحاظ نحوه توزیع آماری، بررسی و آنالیز گردیده و مدل وابستگی آماری بین پارامترهای مهم مدار نیز بصورت گرافیکی نمایش داده شده است. وابستگی آماری کمیت ها به یکدیگر نشان دهنده نقش پررنگ تغییرات آماری در متغیرهای مهم طراحی مدار است.