عنوان این پروژه طراحی سنتزکننده فرکانسی برمبنای مدولاسیون نوع مستقیم برای استاندارد zigbee می باشد که از دو بخش طراحی fractional-n pll و پیاده سازی مدولاسیون مستقیم با آن تشکیل شده است. با انجام مدولاسیون مستقیم به وسیله سنتزکننده می توان حداقل بلوک میکسر در مسیر ارسال داده ی یک گیرنده - فرستنده ی رادیویی را حذف کرد که این امر باعث کاهش توان مصرفی و فضای اشغالی سیستم می شود. سنتزکننده طراحی شده در این پروژه مشخصات مورد نیاز استاندارد zigbee را کاملاً برآورده می کند. از این گذشته ، با معرفی یک ساختار جدید برای پیاده-سازی تقسیم کننده فرکانسی ، توان مصرفی این بلوک را به میزان قابل توجهی کاهش دادیم. علاوه بر آن با بهینه سازی بلوکهای دیگر موفق شدیم توان مصرفی سیستم را به حدود 4.8 mw کاهش دهیم. برای پیاده سازی مدولاسیون مستقیم از تکنیک تزریق جریان آفست به فیلتر استفاده کرده و موفق شدیم به نرخ داده ی 714 kbps برسیم.

در این پایان نامه یک تقویت کننده قدرت با بازده 50 درصد و توان خروجی dbm 11.5 که در فرکانس 2.45ghz، با پروتکل zigbee ، و برای کاربرد در wsn می باشد طراحی شده است. در ادامه آن به منظور کنترل توان خروجی که از نیازهای اساسی برای کاهش توان تقویت کنننده های سوئیچینگ می باشد روش جدیدی ارائه شده و نتایج حاصل از آن که عبارتند از قابلیت تغییر توان خروجی به میزان dbm 8.5 از dbm 2.6 تا dbm 11.1 و با بازده 19 تا 49 درصد گزارش شده است. ساختار ارائه شده علاوه بر سادگی و کم حجم بودن عملکرد مناسبی داشته و قابل مقایسه با سایر روش های کنترل توان تقویت کننده های کلاس e می باشد. طراحی این مدارات با تکنولوژی 0.18µm tsmc cmos صورت گرفته است.

امروزه تراشه های fpga کاربردهای فراوانی دارند. ازاین رو از اهمیت بسیاری برخورد دار هستند که باعث شده است پژوهشگران، پژوهش های زیادی در زمینه پیاده سازی الگوریتم ها، بخصوص الگوریتم های پردازش تصویر روی این تراشه ها انجام دهند. یکی از قابلیت های این تراشه ها که امروزه توجه محققین این زمینه را به خوبی جلب کرده است، قابلیت پیکربندی مجدد این تراشه ها است. این ویژگی تراشه های fpga، باعث بهبود پیاده سازی الگوریتم های پردازش تصویر شده است. الگوریتم های پردازش تصویر، الگوریتم های پیچیده و حجیمی هستند. چرا که اصولا خود تصویر دارای حجم زیادی از اطلاعات است و با توجه به اینکه اغلب اوقات تمامی داده های تصویر در الگوریتم ها مورد استفاده قرار می گیرند، حجم عملیات زیاد می شود. از سوی دیگر سرعت پردازش تصاویر، یکی از پارامترهای بسیار مهم و حیاتی است. بنابراین سیستم هایی در این زمینه مورد استفاده قرار می گیرند، که از سرعت بالایی برخوردار باشند. روش های متنوعی برای پیاده سازی سیستم های پردازش تصویر وجود دارد. یکی از راه حل-هایی که برای بالا بردن سرعت پردازش الگوریتم های پردازش تصویر ارائه شده است و در این پایان نامه نیز مورد استفاده قرار گرفته است، استفاده از معماری قابل پیکربندی مجدد تراشه ی fpga، در زمان اجرا است. از سوی دیگر، از آنجایی که یک fpga، منطق هر عمل در یک الگوریتم را به صورت جداگانه پیاده سازی می کند، ذاتا موازی است. بنابراین الگوریتم هایی برای پیاده سازی روی این تراشه ها مناسب هستند که ذات موازی دارند. در این پایان نامه، سه نمونه الگوریتم های پردازش تصویر را که تمام ویژگی ها را برای پیاده سازی سخت افزاری دارا هستند، به دو روش غیرتجدیدپذیر و تجدیدپذیر(با بهره گیری از قابلیت پیکربندی مجدد تراشه های fpga ) پیاده سازی کرده ایم و بهبودهای قابل توجهی از نظر مصرف منابع سخت افزاری و زمان اجرا بدست آورده ایم. با پیاده سازی تجدیدپذیر، مصرف منابع سخت افزاری الگوریتم آستانه گیری چندسطحی 11/44%، تعدیل هیستوگرام 28/39% و آستانه گیری بهینه 78/20% نسبت به پیاده سازی غیرتجدیدپذیر، بهبود پیدا کرده است. از نظر زمان اجرا، پیاده-سازی تجدیدپذیر الگوریتم ها کمی بهتر از پیاده سازی غیرتجدیدپذیر عمل کرده است و زمان اجرای الگوریتم آستانه گیری چندسطحی 70/20%، تعدیل هیستوگرام 42/30% و آستانه گیری بهینه 93/12% بهبود پیدا کرده است. با پیاده سازی سخت افزاری، زمان اجرای الگوریتم آستانه گیری چندسطحی20 برابر، تعدیل هیستوگرام 227 برابر و آستانه گیری بهینه 45 برابر نسبت به پیاده سازی نرم افزاری، بهبود پیدا کرده است.