امروزه از پردازنده ها و میکروکنترولرها در سیستم های تعبیه شده به شکل وسیعی استفاده می شود. تحقیقات نشان می دهند که نرخ رخداد اشکال در هر نسل از تراشه ها به دلیل کاهش اندازه قطعه و ولتاژ و همچنین بالا رفتن فرکانس کاری، تقریباً 8% افزایش می یابد و این مطلب ضرورت استفاده از روش های بهینه ی کشف و تصحیح خطا را برای بهبود قابلیت اطمینان و ایمنی سیستم های تعبیه شده، روزبه روز بیشتر می کند. مکانیزم های تشخیص خطای همروند می توانند به موقع خطای سیستم را کشف و از ادامه عملکرد نادرست سیستم جلوگیری نمایند. اگرچه ریزپردازنده های خاص منظوره asic) ( مختلفی برای رفع این مشکل طراحی و ارائه شده اند، ولی دلایلی مانند هزینه کمتر طراحی و ساخت، در دسترس بودن در بازار، هزینه کمتر نگهداری و ...، مهندسان را به استفاده از تراشه های عام منظوره تجاری (cots) در طراحی این گونه سیستم ها ترغیب کرده است. از آنجائیکه تراشه های cots مکانیزم های خاصی را جهت تحمل پذیری خطا در اختیار ندارند، لذا افزودن مکانیزم های کشف خطای (عمدتاً رفتاری) به این سیستم ها از جایگاه خاصی برخوردار است. یکی از مهم ترین روش های کشف خطای رفتاری که بالاترین پوشش کشف خطا را در میان این گونه روش ها دارد، روش های کنترل روند اجرا می باشد. در این رساله دو روش عام منظوره کنترل روند اجرای جدید برای سیستم های تعبیه شده مبتنی بر پردازنده های arm ارائه شده است. روش های پیشنهادی مطرح شده در این رساله شامل یک روش کنترل روند اجرای نرم افزاری به نام escfc و یک روش ترکیبی به نام essow می باشد. برای ارزیابی این روش ها، سه بار کاری ضرب ماتریس ها، مرتب سازی حبابی و مرتب سازی سریع پیاده سازی شده است. ارزیابی این روش ها توسط تزریق اشکال پیاده سازی شده با نرم افزار که از انواع روش های تزریق اشکال نرم افزاری می باشد، انجام پذیرفته است، بدین منظور تابع تزریق خطا با استفاده از روش تزریق در زمان اجرا، شمارنده برنامه را بر اساس الگوهای خطای تغییر در یک بیت و مدل های خطای تغییر چند بیتی mbu به صورتی که شمارنده برنامه همچنان در فضای حافظه مورد استفاده سیستم باقی بماند، تغییر می دهد. ارزیابی روش نرم افزاری توسط شبیه سازی با استفاده از ابزار visionµ بوده و در روش ترکیبی، ارزیابی بوسیله تزریق خطای نرم افزاری به صورت فیزیکی صورت گرفت. آزمایش های تجربی بر روی بورد حاوی پردازنده arm7tdmi نشان می دهد که 87/66% از خطاهای تزریق شده توسط مکانیزم های کنترل داخلی پردازنده شناسایی می شوند و در 13/33 % مواقع سیستم یا رخداد خطای روند اجرا کشف نکرده و به روند اجرای خود ادامه داده و یا دچار از کارافتادگی می شود. با استفاده از روش های escfc و essow قادر خواهیم بود به ترتیب به طور متوسط 12/95 و41/96 درصد از خطاهای روند اجرایی را که توسط مکانیزم های داخلی کشف نمی شوند را در مقابل سربار کارایی 23/63 و 68/67 درصدی، کشف کنیم.

برای بهبود خواص سایشی پوششهای آلی می توان با اضافه کردن پرکنندههایی مانند نانو ذرات سرامیکی، پوشش را تقویت کرد. در تحقیق حاضر پوشش های نانو کامپوزیتی آلی/ غیرآلی شامل نانو ذرات سیلیکا در زمینه پلی اورتان بر روی زیرلایه فولادی تهیه شدند. به منظور ایجاد نانو ذرات از پیش ماده ی آلکوکسیدی تترا اتیل اورتو سیلیکات (teos) و برای تهیه پلی اورتان از دو جزء پلی ایزوسیانات و هیدروکسی اکریلات استفاده شد. نانو ذرات توسط متاکریلوکسیپروپیل تریمتوکسیسیلان (mps) اصلاح شدند تا به خوبی در زمینه پخش شوند. جهت به دست آوردن ترکیب بهینه برای پوشش دهی، نسبت های مختلف سل های سیلیکا و اصلاح شده به پلی اورتان اضافه گشت و محلول به دست آمده بر روی زیرلایه فولادی اعمال شد و نمونه های حاوی ذرات اصلاح شده تحت تابش uv قرار گرفتند تا پیوند ذرات با زمینه بهبود یابد. ویژگی های سل ها و پوشش های نانو کامپوزیتی توسط آنالیزهای طیف سنجی مادون قرمز (ftir)، میکروسکوپ نیروی اتمی (afm)، uv-visible spectrophotometer و تست سایش بررسی شد. نشان داده شد که برای اصلاح ذرات سل سیلیکا، حداقل نسبت حجمی teos به mps باید برابر 44/3 باشد و حداکثر به میزان 20 درصد وزنی فاز سرامیکی را می توان به این روش به پلی اورتان افزود تا پوشش مطلوبی به دست آورد. همچنین ذرات اصلاح شده را روی سطح پوشش ها به خوبی می توان تشخیص داد و اکثر ذرات دارای اندازه ای بین nm 40-10 و با توزیع مناسب می باشند. در نهایت مقاومت به سایش پوشش دارای 20 درصد وزنی ذرات اصلاح شده به میزان 6/1 پوشش پلی اورتان افزایش یافت.