افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت قسمت های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است. و این امر را بر اساس مرتبط کردن هسته ها و مولفه های از پیش طراحی شده محقق نموده است. لذا شبکه بر روی تراشه یک وسیله ارتباطی در محیط تراشه سیستمی است که هدف اصلی آن فراهم کردن زیربنایی موثر برای ارتباط تعداد دلخواهی منبع می باشد. با پیچیده تر وبزرگتر شدن مدارها، همراه با کوچک تر شدن اندازه ی ترانزیستور ها- و به تبع آن پیچیده تر شدن فرآیند ساخت -منجر به افزایش امکان خرابی در مدارهای ساخته شده و پایین آمدن بازده فرآیند ساخت گردیده است. با گسترش فناوری نانو در صنعت نیمه هادی، فایق آمدن بر این مشکلات اهمیت بیشتری یافته است. در ساخت شبکه بر روی تراشه نیز مشکلاتی نظیر هزینه ارتباطات بین مولفه ها و احتمال بروز خرابی های غیر قابل پیش بینی در مولفه ها و مدارات ارتباطی وجود دارد. از این رو تحمل پذیری اشکال در ارتباطات، نقش مهمی در گسترش معماری شبکه بر روی تراشه دارد. در این نوشتار مروری بر الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه خواهیم داشت، و الگوریتمی را پارامترهای عملکردی مناسب ارایه خواهیم داد. نهایتاً تمامی الگوریتم ها را از لحاظ پارامترهای مورد نظر مقایسه و طبقه بندی خواهیم نمود. نتایج شبیه سازی نشان می دهد الگوریتم های سیل آسا، سربار ارتباطی و تحمل پذیری نقص بالایی را بوجود می آورند. الگوریتم random walk سربار ارتباطی را کاهش داده اما در مقابل خطا خوب عمل نمی کند. srn تحمل پذیری نقص های ثابت را با اتکا به مسیریابی منبع بهبود بخشیده اما به شرایط جاری شبکه و اطلاعات ترافیکی توجهی ندارد، در حالی که الگوریتم پیشنهادی هم سربار ارتباطی را کاهش داده و هم تحمل پذیری نقص های ثابت و گذرا را با مسیریابی توزیع شده و تطبیقی در سطح قابل قبولی نگه می دارد.