با پیشرفت تکنولوژی مدارات vlsi و کاهش ابعاد مدارهای الکترونیکی شاهد افزایش میزان نقص ها یا خطاهای ادوات به خصوص در حافظه ها هستیم. بروز خطا در ادوات الکترونیکی سبب کاهش بهره دهی مدارات و کاهش قابلیت اطمینان خواهد شد. در این راستا تحقیقات زیادی برای طراحی مدارهای تعمیر درون ساخته صورت گرفته تا از کاهش بهره دهی و قابلیت اطمینان ادوات جلوگیری شود. با توجه به بالا بودن نیاز مدارات دیجیتال به ذخیره ی داده ها، حافظه های متعددی برای ذخیره سازی اطلاعات استفاده می شوند. حافظه ها با توجه به چینش سلول های آن به دو دسته ی بیت گرا و کلمه گرا تقسیم بندی می شوند. در روش های قدیمی تر، از ابزارهای آزمون خودکار (ate) و الگوریتم های خارج تراشه استفاده می شد. اما افزایش مداوم پیچیدگی هسته های soc، سبب دشواری استفاده از ate شده است. همین عامل نیاز به روش های خودآزمون درون ساخته (bist) و مدار خودتعمیر درون ساخته (bira) را تشدید کرد. در روش های امروزی، بخش هایی از حافظه به عنوان افزونه های کمکی در نظر گرفته می شوند و به منظور جایگزینی سلول های معیوب حافظه به کار می روند. مهمترین بخش یک مدار خودتعمیر درون ساخته، تحلیل گر افزونه ی درون ساخته (bira) نام دارد که پس از دریافت اطلاعات از مدار bist به تحلیل آدرس های خطا پرداخته و نتیجه ی تحلیل سبب تغییر مسیر داده به سمت افزونه ها خواهد شد. در این پایان نامه به طراحی دو مدار تحلیل گر افزونه ی درون ساخته برای تعمیر حافظه های کلمه گرا پرداخته شده است. طرح پیشنهادی اول برای تعمیر خطاهای چند بیتی ارائه شده است. این طرح با پذیرش هزینه ای بابت افزونه های بیشتر، دست یابی به نرخ تعمیر بهینه و تعمیر بلادرنگ را ممکن ساخته است. طرح دوم با استفاده از خواص حافظه ی بیت گرا و کلمه گرا و تکنیک تبدیل آدرس، برای تعمیر خطاهای تک بیتی ارائه شده است که ضمن تحلیل بلادرنگ، به نرخ تعمیر بالایی دست پیدا می کند. دو روش پیشنهادی علاوه بر مزایای فوق، فضای کمتری از تراشه را به منظور پیاده سازی اشغال می کنند. به طوری که طرح پیشنهادی اول به ترتیب 8/78% و 6/63% نسبت به روش های eesp و 1-d bitmap بهبود یافته است. همچنین طرح پیشنهادی دوم دارای 5/59% و 4/30% بهبود در فضای اشغالی می باشد.