در این پایان نامه سیستم mdac ای را که خطینگی لازم برای کار در طبقه اول یک مبدل آنالوگ به دیجیتال خط لوله ای را داشته باشد،طراحی شده است.ماکزیمم سرعت نمونه برداری در آن سیصد میلیون نمونه در ثانیه است و رزولوشن مبدل خط لوله ای این mdac ده بیت می باشد.طبقه اول این مبدل دو بیت تولید خواهد کرد که نیم بیت از آن برای تصحیح خطای دیجیتالی استفاده می شود. پس mdac مورد نظر با ساختار 1.5 بیتی طراحی شده است.همچنین خطای دیجیتالی بهره محدود تقویت کننده را با استفاده از تنظیم نسبت خازنهای فیدبک اصلاح کرده ایم. در این روش خطای بهره حلقه باز باید تغییرات محدودی داشته باشد تا خطینگی بلوک mdac کم نشود.بنابراین طراحی تقویت کننده با خطای بهره محدود حلقه باز یکی از چالش های مورد نظر در این پایان نامه است.برای طراحی از تکنولوژی 180nm cmos استفاده شده است که شبیه سازیهای مدار در محیط hspice صورت گرفته است.