امروزه روش های مختلفی برای کاهش توان مصرفی مورد توجه محققان قرار گرفته است اما اغلب اوقات کاهش توان مصرفی باعث افزایش تاخیر و در نتیجه کاهش سرعت مدار می شود. لذا در این پایان نامه سعی شده است تا حد امکان بدون اثر نامطلوب روی سرعت، توان مصرفی کم شود و با همین هدف به طراحی سه فلیپ فلاپ جدید با توان مصرفی کم و سرعت بالا پرداخته شده است و مدارهای حاصل با چند نمونه از جدیدترین و مهم ترین فلیپ فلاپ های مطرح شده در مراجع مقایسه شده اند. در این مدارها از تکنیک هایی برای کاهش توان مصرفی و تاخیر فلیپ فلاپ ها استفاده شده است. ازجمله این روش ها می توان به تکنیک دشارژ شرطی، ایجاد حساسیت به دو لبه کلاک، کوتاه کردن مسیر داده ورودی تا خروجی وکم کردن تعداد ترانزیستورهای سری اشاره نمود. در مدار پیشنهادی اول با استفاده از تکنیک حساسیت به دو لبه کلاک عملکرد یکسانی در نصف فرکانس کلاک بدست آمده است که منجر به کاهش توان مصرفی شده است و با استفاده از مدار مولد پالس خارجی، تعداد و سایز ترانزیستورهای سری شبکه کلاک کاهش یافته است که باعث کاهش توان مصرفی و بهبود سرعت شده است. نتایج شبیه سازی در تکنولوژی 65 نانومتر نشان می دهد فلیپ فلاپ پیشنهادی حدود 4 الی 29 درصد در فعالیت های مختلف کلید زنی داده، توان مصرفی را بهبود داده است. هم چنین تاخیر حدود 6 الی 11 درصد نسبت به فلیپ فلاپ های دیگر بهبود داشته است. فلیپ فلاپ پیشنهادی دوم با استفاده از تکنیک دشارژ شرطی مانع از فعالیت کلید زنی زیادی گره های داخلی شده است. این فلیپ فلاپ که با استفاده از المان c کار می کند از مدار مولد پالس خارجی استفاده می کند و قابلیت حساسیت به دو لبه کلاک را نیز دارد. نتایج حدود 22 الی 60 درصد بهبود توان مصرفی را نسبت به فلیپ فلاپ های دیگر نشان داده است در حالیکه سرعت قابل قبولی نیز دارد. در فلیپ فلاپ پیشنهادی سوم نیز از المان c و مولد پالس خارجی استفاده شده است. در این فلیپ فلاپ کاهش ترانزیستورهای سری مدار لچ منجر به کاهش سایز آن ها نیز شده است و به این ترتیب توان، تاخیر و مساحت مدار کاهش یافته است. هم چنین در این فلیپ فلاپ از تکنیک دشارژ شرطی برای کاهش توان مصرفی استفاده شده است و قابلیت حساسیت به دو لبه کلاک را نیز دارد. نتایج شبیه سازی حدود 4 الی 59 درصد بهبود توان و 16 الی 5/17 درصد بهبود تاخیر را نسبت به فلیپ فلاپ های دیگر نشان داده است.