در این تحقیق، روش های پیاده سازی فیلتر با پاسخ ضربه محدود (فیلتر fir) مورد بررسی قرار می گیرد. برای پیاده سازی فیلتر fir از دو واحد(mac) multiply accumulate و distributed arithmetic (da) استفاده می شود. پیاده سازی فیلتر fir با da از 50 تا 80 درصد مساحت اشغالی را بهبود می دهد؛ همچنین توان مصرفی را نیز کاهش می دهد. روش هایی برای بهبود ساختار اولیه ی da نیز ارائه می شود که باعث افزایش کارایی فیلتر می شود. همچنین در این تحقیق روش جدیدی برای پیاده سازی واحد da معرفی می شود. مدار پیشنهادی بر اساس تغییر ساختار در معماری واحد حافظه می باشد که با جابجایی واحد پرمصرف جمع کننده به کار رفته در واحد حافظه، توان مصرفی را را تا 60 درصد در سطح ترانزیستوری و تا 30 درصد در سطح rtl بهبود می دهد. پیاده سازی در سطح ترانزیستوری با تکنولوژی 0.18 ماکرون انجام شده است. در سنتز asic تکنولوژی استفاده شده 0.18 ماکرون cmos می باشد. بیشترین فرکانس کلاک برای فیلترهای پیاده سازی شده 165 مگاهرتز می باشد.