هدف کلی در این پایان نامه، طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین برای کاربردهای سرعت بالا است. بر این اساس، پس از بررسی دقیق عملکرد این مبدل ها، به مطالعه-ی روش های افزایش سرعت در این مبدل ها پرداخته شده و ساختاری برای افزایش سرعت مبدل های آنالوگ به دیجیتال پایپ لاین ارائه شده است. در مبدل های آنالوگ به دیجیتال پایپ لاین مرسوم، از آپ-امپ ها برای عمل تقویت سیگنال باقیمانده در هر طبقه استفاده می شود. مشکل عمده ی این ساختارها این است که از آپ-امپ در حلقه ی فیدبک منفی استفاده می شود و برای این که ضریب تقویت با دقت بالا داشته باشیم بهره ی حلقه باز آپ-امپ باید بالا باشد. از این رو، با توجه به این که حاصل ضرب بهره در پهنای باند آپ-امپ ثابت است، پهنای باند کاهش می یابد. در این ساختارها سرعت مبدل توسط آپ-امپ محدود می شود. در سال های اخیر ساختارهایی ارائه شده اند که از تقویت کننده های حلقه باز برای افزایش سرعت این مبدل ها استفاده می کنند. با این که سرعت در این ساختارها افزایش یافته اما این ساختارها از دقت یا قدرت تفکیک پذیری کم رنج می برند. در این پایان نامه، یک مدار mdac حلقه باز دقت بالا برای مبدل های آنالوگ به دیجیتال پایپ لاین بیان می شود. دست یابی به سرعت های بالا در این مبدل با استفاده از تقویت کننده-ی حلقه باز سرعت بالا به دست می آید. همچنین کاهش توان مصرفی مبدل با استفاده از روش مقیاس بندی توان برای مدار mdac پیشنهادی تشریح می شود. ضمنا یک مبدل پایپ لاین با استفاده از مدار mdac پیشنهادی در تکنولوژی 90 نانومتر سی ماس ارائه می شود. این مبدل دارای نرخ نمونه برداری 6/1 گیگا هرتز است. نتایج شبیه سازی نشان می دهد که مقدار sndr به ازای ورودی با فرکانس 5/787 مگاهرتز برابر با db31 است. توان مصرفی این مبدل داده برابر 223 میلی وات است. هم چنین fom این مبدل برابر pj/conv-step4.36 است.