هدف این تحقیق طراحی و سنتز پردازنده فازی آستانه گیر تصویر دیجیتال با زبان سخت-افزاری vhdl و به منظور پیاده سازی بر روی تراشه fpgaاست. در ابتدای این پژوهش چند الگوریتم آستانه گیری تصویر مورد بررسی قرار گرفت که از بین آنها الگوریتم آستانه گیری مبتنی بر مجموعه های فازی برای پردازنده مورد نظر انتخاب شد. این الگوریتم برای تصاویر با کنتراست پایین به خوبی عمل نمی کرد که برای این منظور یک راهکار ارائه شد. به این صورت که قبل از عمل آستانه گیری، کنتراست تصویر تا بالاترین حد ممکن افزایش یابد. برای افزایش کنتراست تصویر از الگوریتم بهبود کنتراست فازی استفاده شده است. در مرحله بعد الگوریتم آستانه گیری مبتنی بر مجموعه های فازی بهبود یافته با استفاده از نرم افزار matlab شبیه سازی شد. نتایج حاصل از این شبیه سازی نشان دهنده عملکرد مطلوب این الگوریتم در مقایسه با الگوریتم های مبتنی بر مجموعه های فازی، اوتسو و fuzzy c-meanاست. در مرحله آخر الگوریتم آستانه گیری مبتنی بر مجموعه های فازی بهبود یافته با استفاده از زبان سخت افزاری vhdl طراحی و بر روی تراشه های مختلف fpga سنتز شد. این سنتز به وسیله نرم افزار xilinx ise design suite 12.2 از شرکت xilinxصورت گرفته است. همچنین کد vhdl به وسیله شبیه ساز isim شبیه سازی شد که نتیجه آن در مقایسه با نتیجه حاصل از شبیه سازی با نرم افزار matlabیکسان است. نتایج حاصل از این پژوهش نشان می دهد که پردازنده طراحی شده برای کاربردهای پردازش تصویر عملکرد بسیار مناسبی دارد.