در تعداد زیادی از چیپ های vlsi، توان مصرفی سیستم کلاکینگ شامل شبکه ی توزیع کلاک و فلیپ فلاپ ها می‏ شود که غالباً قسمت بزرگی از کل توان مصرفی یک چیپ می باشند. در این پایان نامه به طراحی فلیپ فلاپ های جدید با توان مصرفی کم و کارایی بالا پرداخته شده است. در فصل اول ضرورت و انگیزه ی این کار بیان شده است. در فصل دوم مهم ترین فلیپ فلاپ های دیگران شرح داده شده است. در فصل سوم اولین فلیپ فلاپ پیشنهادی ارائه و با جدیدترین و مهم ترین فلیپ فلاپ ها مقایسه شده است و مشاهده شد که در تکنولوژی 65nm فلیپ فلاپ پیشنهادی در فعالیت دیتای 50% به طور میانگین نسبت به دیگر فلیپ فلاپ های مورد مقایسه، 19% کاهش توان مصرفی و 32% کاهش تأخیر دارد. در فصل چهارم دومین فلیپ فلاپ پیشنهادی طراحی و تکنیک گیت کردن کلاک در آن استفاده شده است. فلیپ فلاپ پیشنهادی دوم در تکنولوژی 32nm شبیه سازی شده است و در فعالیت دیتای 50% به طور میانگین میزان درصد کاهش توان مصرفی و تأخیر به ترتیب برابر با 18% و 6% بود. در فصل پنجم معرفی و تحلیل سومین فلیپ فلاپ پیشنهادی آورده شده است. این فلیپ فلاپ تنها از 14 عدد ترانزیستور تشکیل شده است و در تکنولوژی 65nm به طور میانگین در فعالیت دیتای 50%، 19% صرفه جویی در مصرف توان و 10% کاهش تأخیر نسبت به دیگر فلیپ فلاپ ها دارد. هر سه فلیپ فلاپ پیشنهادی نیز نسبت به دیگر فلیپ فلاپ ها توان نشتی کمتری دارند.