در سال های اخیر به دلیل افزایش سیستم های قابل حمل که منابع تغذیه ی قابل دسترسی محدودی دارند، مصرف توان به یکی از مفاهیم اساسی در طراحی سیستم ها تبدیل شده است. در تکنولوژی های cmos این مصرف توان به دو بخش توان استاتیکی و توان دینامیکی تقسیم می شود. توان استاتیکی معمولا در مدار های با فشردگی پائین قابل صرفنظر است، اما با مقیاس بندی تکنولوژی و افزایش چگالی ترانزیستورها در تراشه ها، بخش عمده ای از توان کل را به خود اختصاص داده است. در این تحقیق به بررسی منابع مصرف توان استاتیکی، جریان-های نشتی، عوامل موثر روی آنها و همچنین راه های کاهش توان استاتیکی پرداخته شده است. با ارائه ی مزایا و معایب هر یک از تکنیک ها، محدودیت هایی که هر یک از آنها به مدارات اعمال می کنند بررسی شده است. به منظور کنترل و کاهش مصرف توان در ناحیه ی زیرآستانه ابتدا ساختار های مناسب برای پیاده سازی سلول پایه در ناحیه ی زیرآستانه بررسی شده است و در نتیجه مدارات تفاضلی برای این منظور انتخاب شدند زیرا یکی از مسائل مهم در ناحیه ی زیرآستانه، مساله ی نویز است و مدارات تفاضلی به دلیل ساختار تفاضلی حذف نویز بهتری در مقایسه با سایر ساختار ها دارند. از این رو انتخاب مناسبی برای پیاده سازی مدارات در ناحیه ی زیرآستانه هستند. علم کامپیوتر همواره سعی در بهبود کارآیی پردازنده ها داشته است. اما با توجه به اهمیت میزان مصرف توان در پردازنده های امروزی که یکی از مهم ترین بخش ها در بسیاری از سیستم ها می باشند و مصرف توان قابل توجهی را به خود اختصاص می دهند، به کارگیری تکنیک های کنترل و کاهش مصرف توان اهمیت ویژه ای پیدا کرده است. با توجه به مزایا و معایب تکنیک های مختلف کاهش نشتی که در این تحقیق مطالعه شده اند، روش mtcmos برای پیاده سازی واحد های پردازنده ی mips که یکی از پردازنده های با کارآیی بالا می باشد انتخاب شد، سپس از ndr(negative differential resistance) در تکنیک ndrcmos برای کنترل و کاهش مصرف توان پردازنده ها استفاده شد. علاوه بر این با پیاده سازی بخش های محاسباتی پردازنده شامل جمع کننده و alu ی 32بیتی، رجیستر فایل 32بیتی و در نهایت mips شامل سه مرحله خط لوله با استفاده از هر دو روش mtcmos و ndrcmos، کارآیی این دو روش با یکدیگر مقایسه شد. شبیه سازی های انجام شده توسط hspice نشان می دهند با استفاده از قرار دادن مدارات در حالت آماده به کار (در شرایط بی کاری) توسط تکنیک ndrcmos، وبا تغییر این بازه از 5% تا 50% مصرف توان به اندازه ی 58% کاهش می یابد.