امروزه با پیشرفت تکنولوژی و رشد سریع سیستم های قابل حمل مانند کامپیوترهای laptop، تلفن همراه و نیز تراشه های قابل کاشت در بدن انسان مدارات کم توان بسیار مورد توجه قرار گرفته اند. به منظور کاهش توان مصرفی در مدارهای دیجیتال که حجم غالب مدارهای مجتمع را به خود اختصاص داده اند تاکنون روش های مختلفی چه در سطح مدار و چه در سطح سیستم پیشنهاد شده اند. از جمله ی این روش ها می توان کاهش ولتاژ تغذیه ، کاهش ضریب کلیدزنی، کاهش جریان نشتی، روش های معماری ساختار مانند پایپ لاین و موازی سازی، بهینه سازی اتصالات میانی و لاجیک ها را نام برد. این تکنیک ها توان مصرفی را کاهش می دهند ولی برای کاربردهایی که توان مصرفی بسیار پایین مورد نیاز است مطلوب نمی باشند. منطق زیرآستانه برای بسیاری از کاربردها با توان مصرفی بسیار پایین که فرکانس بالایی نیز مورد نیاز نمی باشد مانند کاربرهای پزشکی، گیرنده های بی سیم و غیره، بسیار مورد توجه قرار گرفته است. در این منطق جریان زیرآستانه ی ترانزیستورها به عنوان جریان عملیاتی در مدارها در نظر گرفته می شوند. موضوع این پایان نامه، طراحی فیلترهای دیجیتال با هدف کاهش توان مصرفی می باشد و به طور مشخص در این پایان نامه یک فیلتر دیجیتال fir پایین گذر برای حذف نویز از سیگنالecg طراحی شده است. با توجه به کاربرد این فیلتر برای تراشه های قابل کاشت، کاهش شدید توان مصرفی بسیار اهمیت می یابد. در این پایان نامه از منطق زیرآستانه به عنوان یکی از موثرترین روش ها برای کاهش توان مصرفی در پیاده سازی فیلتر استفاده شده است و همچنین با انتخاب مدارهای مناسب برای بلوک های فیلتر در کاهش بیشتر توان مصرفی کمک می شود. در ادامه در این پایان نامه فاکتورهای تاثیرگذار برروی ولتاژ آستانه بررسی شدند و از آنجاکه یکی از فاکتورهای تاثیرگذار برروی ولتاژ آستانه تغییرات پروسه ی ساخت می باشد و با توجه به حساسیت شدید جریان زیرآستانه نسبت به تغییرات ولتاژ آستانه در نتیجه استحکام مدارها در این بسیار کاهش می یابد. برای غلبه بر تغییرات ولتاژ آستانه در این پایان نامه تکنیکی را در سطح مدار پیشنهاد داده ایم. با اعمال تکنیک پیشنهادی برروی یک بلوک دیجیتال نه-تنها استحکام مدار نسبت به تغییرات پروسه ی ساخت افزایش یافته بلکه توان مصرفی و مساحت اشغالی با اعمال این تکنیک نیز کاهش می یابند.