در این پایان نامه، الگوی معماری جدیدی جهت پیاده سازی مبدل آنالوگ به دیجیتال تقریب متوالی (sar) پرسرعت ( سرعت دو برابر نسبت به ساختارهای متداول) با استفاده از الگوریتم استخراج دو بیت در هر کلاک از مراحل تبدیل بهبودیافته ( الگوریتم دو بیت همزمان ) معرفی شده است. در این معماری تنها از یک مبدل dac مبنای چهار داخلی با رزولوشن نصف رزولوشن خروجی مبدل sar استفاده می کند که به دلیل ویژگی های ساختار موردنظر از الگوی کدگذاری one-hot استفاده می کند که در نتیجه آن، علاوه بر پشتیبانی رزولوشن های بالاتر، تاثیر بسزایی در بهبود پارامترهای استاتیکی و دینامیکی مبدل و نیز کاهش ابعاد و مصرف توان طرح پیشنهادی خواهد داشت. همچنین از دیگر ویژگی های معماری پیشنهادی استفاده از یک واحد تولید ولتاژهای مرجع مستقل از رزولوشن خروجی مبدل sar است که در نتیجه آن ابعاد ساختار مبدل پیشنهادی برای رزولوشن های بالاتر تنها محدود به dac مبنای چهار خواهد شد و از آنجا که مبدل dac پیشنهادی نیز دارای ابعاد کوچکتری نسبت به سایر ساختارهایی با الگوریتم مشابه است بنابراین ابعاد معماری پیشنهادی کوچکتر از سایر معماری ها با الگوریتم دو بیت همزمان خواهد بود. این ویژگی زمانی بارزتر می شود که در ساختار مداری پیشنهادی از یک dac مبنای چهار ویژه با وزن های ورودی یکسان استفاده می شود که در نتیجه آن ابعاد مدار پیشنهادی بسیار کوچکتر از ساختارهای با الگوریتم دو بیت همزمان و قابل قیاس با ابعاد مبدل های sar متداول می شود. مدل سیستمی معماری پیشنهادی به کمک نرم افزار matlab شبیه سازی شده است و میزان وابستگی پارامترهای مبدل پیشنهادی به خطای المان های داخلی نسبت به ساختارهای متداول مورد ارزیابی کلی قرار گرفته است. مدل مداری مبدل 8 بیتی با توجه به الگوی معماری پیشنهادی در تکنولوژی 90nm 1p4m umc با استفاده از نرم افزار hspice پیاده سازی شده است و که با سرعت نمونه برداری 50ms/s در فرکانس کاری 300mhz، میزان مصرف توان تقریبا 1mw از آن بدست آمده است. در مدل مداری پیشنهادی بجای استفاده از سه مقایسه گر آنالوگ جدا از هم، ایده جدید استفاده از یک مقایسه گر 4 ورودی یکپارچه جهت هر چه کوچکتر شدن ابعاد مدار و نیز افزایش تطبیق پذیری بیشتر و کاهش آفست ورودی و نیز کاهش مصرف توان آن معرفی شده است. سایر پارامترهای دینامیکی و استاتیکی اندازه گیری شده طرح مداری مبدل پیشنهادی، در ادامه گزارش اشاره شده است.