نام پژوهشگر: مهدی آل‏‏ سعدی

تکنیک های کاهش توان و افزایش سرعت در سیم‏های روی تراشه
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه تحصیلات تکمیلی صنعتی کرمان - دانشکده برق و کامپیوتر 1390
  مهدی آل‏‏ سعدی   محسن صانعی

با توسعه تکنولوژی در رنج بسیار زیر مایکرون، تاخیر گیت های درون تراشه به تدریج کمتر می شود که بیانگر افزایش فرکانس کار این تراشه ها است. کاهش تاخیر گیت ها در کنار افزایش سیم‏های ارتباطی باعث می شود که نسبت تاخیر گیت ها به تاخیر خطوط ارتباطی آنها به شدت کاهش یافته و به کمتر از یک برسد که نشان دهنده اهمیت سیم ها در محدود کردن سرعت تراشه ها است. از طرف دیگر سیم ها و مدارات فرستنده و گیرنده مربوط به آنها تاثیر زیادی در افزایش انرژی مصرفی مدارات مجتمع دارند به طوری که سیم ها و شبکه کلاک در حدود 40% تا 50% از کل انرژی مصرفی تراشه ها را به خود اختصای می دهند که این موضوع اهمیت سیم ها را در کارایی تراشه-ها بیش از بیش آشکار می سازد. در این بایان نامه ابتدا مدهای مختلف انتقال سیگنال در مدارات cmos مورد بررسی قرار گرفته است و سپس مزایا و معایب هر کدام ذکر شده است. همچنین به طور مختصر، انواع مختلف تکنیک های بافرگذاری و سپس تکنیک های کاهش سوئینگ سیگنال بر روی سیم مورد بررسی قرار گرفته است که از روش های موثر برای کاهش توان مصرفی سیم‏های بلند و افزایش کارایی آنها می باشد. در ادامه یک مدار تک سر و دو مدار تفاضلی پیشنهاد شده است که از سیگنالینگ مد جریان برای کاهش سوئینگ سیگنال بر روی خط و در نتیجه کاهش توان دینامیکی مصرفی سیم استفاده کرده اند. این مدارات در گوشه های پروسس مختلف، دماهای مختلف و ولتاژهای تغذیه متفاوت با دیگر مدارات تک سر و تفاضلی مقایسه شده اند. تلاش شده است در مدار تک سر پیشنهادی بدون کاهش تاخیر، توان مصرفی کاهش یابد. نتایج نشان دهنده آن است که بهبود توان مصرفی در مدار تک سر پیشنهادی به طور متوسط در حدود 30% است. در مدارات تفاضلی ضمن کاهش سوئینگ سیگنال بر روی خط و در نتیجه کاهش توان مصرفی، بهبود قابل ملاحظه ای در تاخیر وجود دارد. در گوشه پروسس tt مدارات تفاضلی پیشنهادی 1 و 2 به طور متوسط، به ترتیب 20% و 25% بهبود توان و 21% و 23% بهبود تاخیر نسبت به دیگر مدارات تفاضلی مورد مقایسه دارند.