چکیده در این پروژه یک cad به منظور طراحی و بهینه سازی مدارهای مجتمع دیجیتال و rf، پیاده سازی شده است. مسأله مهم در طراحی مدارهای مجتمع (بویژه در rf) در تکنولوژی cmos، توجه به عناصر پارازیتیک ترانزیستور، خازن و سلفهای مجتمع آن است و این مسأله محاسبات دستی طراحی را پیچیده می کند. یک ویژگی مهم این روش استفاده از مدلهای دقیق عناصر و در نظر گرفتن کلیه عناصر پارازیتیک در طراحی است لذا جواب بدست آمده به واقعیت بسیار نزدیک است. در این پروژه پس از انتخاب پیکربندی مدار توسط کاربر، مقادیر اجزای مدار شامل ابعاد ترانزیستورها، ولتاژهای بایاس، تعداد دور و قطر سیم پیچ سلف های مدار توسط الگوریتم بهینه سازی پیشنهاد شده و مقادیر بهره، توان مصرفی، s11، s22، عدد نویز و تاخیر توسط این الگوریتم بهینه می شوند. پس در طراحی ما با یک مسأله بهینه سازی چندهدفه روبرو هستیم. در این پروژه برای بهینه سازی مدارهای مجتمع، الگوریتمی با نام «الگوریتم ژنتیک دسته بندی غلبه نشده مبتنی بر حفظ دسته اول» ارایه شده است. این الگوریتم از ترکیب دو الگوریتم spea و nsga2 حاصل شده است. به این صورت که ابتدا یک جمعیت اولیه تصادفی به اندازهn تشکیل داده و با استفاده از عملگرهای معمول الگوریتم ژنتیک n عضو دیگر ساخته می شود و سپس کل اعضا را در یک مجموعه جدید به اندازه 2n ریخته و مشابه nsga2 رتبه بندی غلبه نشده صورت می پذیرد. در nsga2 اگر تعداد افراد رتبه اول بیشتر از n شود افرادی که احتمالا پراکندگی خوبی ندارند حذف می شوند تا جایی که این تعداد به n برسد. اما در این مواقع این الگوریتم مانند spea عمل کرده و این افراد را در یک بایگانی خارجی می گنجاند و از هرس کردنشان خودداری می کند(این کار باعث افزایش سرعت همگرایی الگوریتم می شود چون خیلی از مواقع ممکن است جوابهای خوبی که پس از چندین تکرار حاصل شده است با هرس کردن از بین روند). از بین اعضای بایگانی کسانی که فاصله پراکندگی بیشتری داشته باشند احتمال انتخاب بیشتری برای تشکیل نسل بعد خواهند داشت. برنامه های الگوریتم با matlab نوشته شده است و شبیه سازی مدار بوسیله hspice و hspice-rf با تکنولوژی cmos 0.18um صورت گرفته است. در این پروژه چندین ساختار تمام جمع کننده و lna مجتمع، شامل ترکیب های جمع کننده هیبرید سرعت بالا، سلول جمع کننده هیبرید با سرعت بسیار بالا پیشنهادی، کم کردن توان مصرفی در یک تمام جمع کننده هیبرید سرعت بالا، lna به صورت تکرار کننده جریان و مدار lna پیشنهادی با فیلتر حذف تصویر معرفی خواهد شد. این مدارها با استفاده از cad ارایه شده، طراحی و بهینه شده اند.