در این پایان نامه، یک ساختار جدید برای پیاده سازی مبدل های تقریب متوالی (sa adc)، بر پایه ی الگوریتم جستجوی غیر دودویی ارایه می شود. بدین منظور در ابتدا، الگوریتم جستجوی تقریب متوالی غیر دودویی به دقت بررسی می شود. گام های پرش ولتاژdac ، در این روش باید معادلات و قید های خاصی را ارضا کنند. تا کنون در گزارش های منتشر شده، صحت عملکرد یک جستجوی غیر دودویی بر پایه ی این معادلات، نشان داده نشده است. در این پایان نامه، این شرایط اثبات و با ارائه رابطه ی وزن غیر دودویی جدید، تکمیل می شود. سپس بر اساس این معادلات، یک ساختار dac خازنی غیر دودویی شکسته ی جدید ارایه خواهد شد. مدار کنترل دیجیتالی سوییچینگ خازن ها در آرایه ی غیر دودویی پیشنهادی از پیچیدگی، توان مصرفی و تاخیر انتشار پایین تری، در مقایسه با ساختار رایج برخوردار است که آن را برای کاربردهای سرعت بالای پر بازده مناسب می سازد. یک مبدل تقریب متوالی 10 بیت با سرعت ms/s28 برپایه ی ساختار پیشنهادی در یک تکنولوژی cmos ?m18/0 طراحی، و کارایی آن با دیگر پیاده سازی های رایج مقایسه شده است. نتایج شبیه سازی نشان می دهند، ساختار پیشنهادی حدود %90 درصد کاهش در انرژی مصرفی مدار کنترل دیجیتال در مقایسه با ساختار غیر دودویی رایج فراهم کرده است در حالیکه توانسته حداقل %30 سرعت نمونه برداری را نسبت به ساختارهای رایج مبدل sar بهبود دهد. تا کنون کاربرد اصلی جستجوی غیر دودویی، به منظور افزایش نرخ نمونه برداری مبدل بوده است. در این پایان نامه، بر پایه آرایه ی شکسته ی پیشنهادی، نشان داده می شود، جستجوی غیر دودویی می تواند برای کاهش توان مصرفی و افزایش بازدهی انرژی مبدل نیز به کار گرفته شود. به کمک این ایده، یک مبدل sar 8 بیتی با سرعت نمونه برداری ks/s500 در یک تکنولوژی cmos ?m18/0 طراحی و شبیه سازی شده است. نتایج شبیه سازی در یک ولتاژ تغذیه ی v9/0 نشان می دهند، مبدل پیشنهادی در sndr ماکزیممی برابر db48 کار می کند. توان مصرفی این مبدل تنها ?w63/1 بوده که معیار شایستگی متناظر با آن برابرfj/conversion-step 9/15 بدست می آید.