تکنیک si یک حوزه جدید در پردازش اطلاعات نمونه برداری شده آنالوگ باز کرده است که مزایایی چون عدم نیاز به خازنهای خطی شناور و مناسب بودن برای عملکرد ولتاژ پائین در طرحهای سیگنال مخلوط شده ، را در فرآیندهای ساخت استاندارد cmos آسان می کند. با این امکان می توان مزیت های مدارهای آنالوگ ( ارتباط با دنیای واقعی ، سرعت بالاتر و مصرف توان کمتر ) را درکنار مزیت های مجتمع سازی cmos ( کاهش ولتاژ تغذیه ، امکان اجرای soc و... ) را برای بلوک اساسی آنالوگ مثل پالایه ها و حلقه های فاز قفل شده و... ، دارا بود. در فصل اول مروری مفصل بر کارهایی که در زمینه تکنیک si انجام شده، می کنیم. در فصل دوم به بررسی اصول تکنیک si می پردازیم و نسل اول، نسل دوم، نوع s^2 i و نوع کلاس ab سلولهای حافظه و سلولهای تاخیر معرفی می شوند. در فصل سوم خطاهای موجود در این روش با جزئیات بررسی می شوند و روشهای مقابله با این خطاها به طور مفصل بررسی می شوند. در فصل چهارم به معرفی آیینه جریان و سلول si پیشنهادی می پردازیم. در این فصل ساختار new high swing regulated cascode برای افزایش مقاومت خروجی و مقابله با خطای نسبت هدایت، و ساختار dummy cascode transistor برای مقابله با خطای cft معرفی می شوند و نتایج شبیه سازی موید این ساختارها خواهد بود. در فصل پنجم به طراحی پالایه های si موجی می پردازیم و یک پالایه نردبانی درجه سه بیضوی طراحی می شود. نشان داده می شود که چطور اجزای پالایه موجی را بر اساس اصول روش wdf از مرجع فعال گرفته و ترکیب این اجزاء را در سطح ترانزیستور انجام میدهیم. در حین روند طراحی یک روش جدید در تغییر مقیاس خروجی آیینه های جریان و دو مرحله بهینه سازی ضرایب گفته می شود. تمام ساختارهای ایجاد شده از جمله آیینه جریان و سلول si ، در این بررسی موردی به تایید می رسند. مقادیر بدست آمده خوب و قابل مقایسه هستند.