در این پایان نامه ابتدا به بررسی، تحلیل و مدل سازی موتور القایی پرداخته شد. سپس اکثر روش های کنترل سرعت برای موتور القایی مدل شده، بررسی، طراحی و مدل سازی گردید. بعد از این مرحله به طراحی تخمین گر فازی مقاومت روتور پرداخته شد تا عملکرد درایو طراحی شده بهبود یابد. دراین راستا برای بهبود سرعت موتور القایی از روش های بهینه سازی نظیر الگوریتم ژنتیک نیز استفاده شد. بعد از این مرحله به طراحی کنترل برداری برای موتور مدل شده پرداخته شد. نتایج شبیه سازی که توسط نرم افزار مطلب انجام شده است، صحت نتایج را نشان می دهد.

در این پایان نامه طراحی و شبیه سازی یک مدولاتور سیگما دلتای میان گذر مختلط پیوسته در زمان برای کاربرد در سیستم های چند حالته(multi mode) انجام می شود. دو راهکار برای رسیدن به این هدف ارائه می شود. نخست یک ساختار مبتنی بر استفاده از فیلتر مختلط opamp-rc ارائه می شود و مسائل مربوط به پیاده سازی آن مورد بررسی قرار می گیرد. سپس ساختار جدید طراحی مبتنی بر استفاده از فیلتر مختلط ota-c با تابع تبدیل رسانایی ارائه می شود. مهم ترین ویژگی این ساختار، کاربرد کم توان آن و قابل تعمیم بودن آن برای فرکانس های نمونه گیری بالاتر درتکنولوژی cmos می باشد. این مدولاتور برای استفاده در فرستنده های فرکانس میانی سیستم های ناوبری gps/galileo طراحی شده است که چند حالته بودن این مدولاتور از دیگر مزایای آن می باشد. این مدولاتور دارای پهنای باند 2/4(gps/galileo) مگا هرتز در فرکانس نمونه گیری 120 مگا هرتز و دقت 9 بیت است .در شبیه سازی این مدولاتور از تکنولوژی µm cmos 0.18 استفاده شده است، تغذیه آن1.5 ± ولت است و توان مصرفی آن 4.1 میلی وات می باشد. همچنین سادگی در پیاده سازی را می توان از مزایای هر دو ساختار پیشنهادی دانست.

استفاده از کوانتایزرهای چند بیتی در مدولاتورهای سیگما دلتا آنالوگ به دیجیتال سبب افزایش snr، بهبود پایداری و کاهش توان مصرفی می شود. اما استفاده از کوانتایزرهای چند بیتی سبب غیر خطی بودن dac چند بیتی می شود. در دهه های اخیر استفاده از روش تطبیق اجزای پویا دینامیکی(dem) برای کاهش خطا غیر خطی بودن dac چند بیتی پیشنهاد شده است. در این پایان نامه از میان روش های تطبیق اجزای پویا از روش میانگین گیری داده وزن داده شده (dwa) به سبب پیچیدگی کمتر سخت افزاری و کارایی بالای آن در حذف خطا غیر خطی بودن dac چند بیتی در مدولاتور سیگما دلتا استفاده می شود. اما هر بیت اضافه شده به کوانتایزر سبب افزایش نمایی در توان مصرفی، سطح تراشه و پیچیدگی مدار تطبیق اجزای پویا می شود. روش بخش بندی مسیر فیدبک به سیگنال های درشت گام و ریز گام برای غلبه بر این مشکلات پیشنهاد می شود. در این روش از دو مدار dwa با تعداد بیت کمتر استفاده می شود در نتیجه اندازه، پیچیدگی و توان مصرفی مدار dwa به شدت نسبت به مدولاتور سیگما دلتا با تک مسیر فیدبک کاهش می یابد. اما این روش یک نویز اضافی به سیستم اعمال می کند برای غلبه بر این مشکل دو راهکار پیشنهاد می شود. راهکار نخست روش کالیبراسیون است که این ناهمسانی بین دو بخش dac را حذف می کند و راهکار دوم شکل دهی فرکانسی با استفاده از روش کوانتیزاسیون مجدد است.