در این پایان نامه یک حلقه قفل شده فاز دیجیتال بر اساس کنترل کننده فضای حالت تحلیل و طراحی می شود. پیشرفت هایاخیردرتکنولوژیمدارمجتمع(ic)فرکانس بالابهسمتطراحیمدار هایدیجیتالاست. حلقه قفل شده فاز دیجیتال نسبت به حالت آنالوگ آن مزیت های بسیاری دارد؛ مساحت کم، طراحی ولتاژ پایین، مقیاس پذیری ،توان مصرفی پایین، طراحی دوباره آسان با تغییر فرایند و کوچک شدن تنها بخشی از مزیت های pll دیجیتال می باشد. همچنین حلقه قفل شده فاز کاملا دیجیتال(adpll) به راحتیبه سیستم ها بلوتوث (bt)و gsm قابل اعمال است.با به کارگیرینوسان ساز کنترل شونده با کلمه دیجیتالی (dco) و مبدل زمان به دیجیتال (tdc) فیلتر حلقه کاملا دیجیتالی خواهد شد. به جای طراحی فیلتر حلقه بر اساس دیجیتال سازی پاسخ فیلتر زمان-پیوسته پیوسته کما اینکه معمولا انجام می شود، سیستم کنترل پیچیده تری به جای فیلتر حلقه می توان به کار گرفت. در این پایان نامه، یکفیلتر فیدبک حلقه در حوزه زمان با دید نسبت بهdco و tdc به عنوان دستگاه (plant) در مدل فضای حالت ارایه می شود. در این روش، بر خلاف حالت فیلتر متداول که بر اساس طراحی بهینه pid می باشد، هدف حداقل کردن تابع بهینه درجه دوم با توجه به سیگنال کنترل و حالت های سیستم می باشد. با استفاده از مشاهده گر فیلتر کالمن و بر اساس طراحی کنترل "پیش-گوی مبتنی بر مدل" دستگاه، شیوه پیشنهاد شده سیگنال کنترلی بهینه ای برای نویز اضافه شده و تاخیر انتقالی در مسیر دیجیتالی، تولید خواهد کرد. فیلتر حلقه مشاهده گر -کنترلی در مقایسه با dpll متداول ما را قادر می سازد به پاسخ گذرای سریع و کاهش چشم گیر لرزش نویز فاز خروجی دست پیدا کنیم. علاوه بر این، شیوه پیشنهاد شده این امکان را می دهد که دیگر منابع نویز مانند "جابجایی نوسان ساز" و نویز سوسوزن را که مساله مشترک در بیشتر فرستنده-گیرنده های دیجیتال مدرن می باشد مدل کنیم. با به کار گیری فیلتر حلقه مشاهده گر -کنترلی بدون کاهش عملکرد فاز نویز خروجی، اثراتجابجایی نوسان ساز و نویز سوسوزن را در خروجیبه طور کامل حذف کنیم. در پایانتمام ادعاهای گفته شده را بهوسیله نرم افزار matlabهم بهصورت سیمولینک و هم بهصورت کد نویسی در پایان هر فصل نشان داده خواهد شد.

هدف این تحقیق طراحی و سنتز پردازنده فازی آستانه گیر تصویر دیجیتال با زبان سخت-افزاری vhdl و به منظور پیاده سازی بر روی تراشه fpgaاست. در ابتدای این پژوهش چند الگوریتم آستانه گیری تصویر مورد بررسی قرار گرفت که از بین آنها الگوریتم آستانه گیری مبتنی بر مجموعه های فازی برای پردازنده مورد نظر انتخاب شد. این الگوریتم برای تصاویر با کنتراست پایین به خوبی عمل نمی کرد که برای این منظور یک راهکار ارائه شد. به این صورت که قبل از عمل آستانه گیری، کنتراست تصویر تا بالاترین حد ممکن افزایش یابد. برای افزایش کنتراست تصویر از الگوریتم بهبود کنتراست فازی استفاده شده است. در مرحله بعد الگوریتم آستانه گیری مبتنی بر مجموعه های فازی بهبود یافته با استفاده از نرم افزار matlab شبیه سازی شد. نتایج حاصل از این شبیه سازی نشان دهنده عملکرد مطلوب این الگوریتم در مقایسه با الگوریتم های مبتنی بر مجموعه های فازی، اوتسو و fuzzy c-meanاست. در مرحله آخر الگوریتم آستانه گیری مبتنی بر مجموعه های فازی بهبود یافته با استفاده از زبان سخت افزاری vhdl طراحی و بر روی تراشه های مختلف fpga سنتز شد. این سنتز به وسیله نرم افزار xilinx ise design suite 12.2 از شرکت xilinxصورت گرفته است. همچنین کد vhdl به وسیله شبیه ساز isim شبیه سازی شد که نتیجه آن در مقایسه با نتیجه حاصل از شبیه سازی با نرم افزار matlabیکسان است. نتایج حاصل از این پژوهش نشان می دهد که پردازنده طراحی شده برای کاربردهای پردازش تصویر عملکرد بسیار مناسبی دارد.

روش های پردازش تصویر در حوزه زمان مبتنی بر دست کاری مستقیم پیکسل ها در تصویر است که هنگام اجرای فیلتر کردن از خواص همبستگی و پیچش استفاده می شود، ولی پردازش تصویر در حوزه فرکانس شامل تبدیل تصویر به حوزه فوریه، فیلتر کردن تبدیل فوریه تصویر و سپس محاسبه تبدیل معکوس برای بدست آوردن نتیجه ی پردازش شده است. در تصاویر کوچک روش پردازش تصویر در حوزه زمان مفید است ولی در تصاویر بزرگ به دلیل پیچیدگی محاسبات از روش پردازش تصویر در حوزه فرکانس استفاده می شود، زیرا تبدیل فوریه پیچش دو تابع در حوزه زمان، برابر با ضرب تبدیلات فوریه دو تابع در حوزه فرکانس است. جهت تبدیل تصویر به حوزه فرکانس از الگوریتم های مختلف تبدیل فوریه استفاده می شود. در این مطالعه از الگوریتم های تبدیل فوریه سریع رادیکس2، تبدیل فوریه سریع رادیکس4 و تبدیل فوریه سریع اسپلیت رادیکس که دارای بیشترین کاربرد هستند، استفاده شده است. با توجه به شمارش تعداد عمل محاسباتی جمع و ضرب در الگوریتم-های این سه روش، انتظار می رود روش اسپلیت رادیکس و روش رادیکس4 از روش رادیکس2 بهتر باشد، به همین منظور با استفاده از زبان توصیف سخت افزاری (vhdl) برنامه تبدیل فوریه دو بعدی هر سه روش برای تعداد نقاط 16، 64و 256 نوشته شد که پس از شبیه سازی با نرم افزار 12.1 ise xilinx روی تراشه 1156 ff2-t240vcx6cx6-vertex، اثر سطح تراشه، توان مصرفی، تعداد عمل محاسباتی و فرکانس کار در نتایج شبیه-سازی هر سه روش با هم مقایسه شده اند. سطح تراشه استفاده شده برای تبدیل فوریه 256 نقطه ای در روش اسپلیت رادیکس %43، در روش رادیکس4 برابر با %41 و در روش رادیکس2 برابر با %71 است تعداد عمل محاسباتی برای تبدیل فوریه 256 نقطه ای در روش اسپلیت رادیکس %31، در روش رادیکس4 برابر با %37 و در روش رادیکس2 برابر با %62 است. فرکانس کار برای تبدیل فوریه 256 نقطه ای در روش اسپلیت رادیکس 330.875 مگا هرتز، در روش رادیکس4 برابر با 330.875 مگا هرتز و در روش رادیکس2 برابر با 325.843 مگا هرتز است. نتایج نشان می دهد که دو روش رادیکس4 و اسپلیت رادیکس از روش رادیکس2 بهتر است.

مبدل آنالوگ به دیجیتال سیگما دلتا یکی از مبدل های داده ی پرکاربرد با دقت بالا است. این مبدل با استفاده از فن انتقال نویز کوانتیزاسیون به خارج از محدوده باند فرکانسی، باعث افزایش نسبت سیگنال به نویز و تعداد بیت در خروجی می شود. یک مبدل آنالوگ به دیجیتال سیگما دلتا شامل مدولاتور سیگما دلتا و فیلترهای دیجیتالی می باشد. در این پایان نامه یک روند طراحی مبدل سیگما دلتا ارایه و تابع چگالی نویز این مبدل با در نظر گرفتن اثرات غیر ایده آل بودن فیلترهای دیجیتالی و نویزهای وارد شده در عملیات کاهش نرخ، محاسبه شده و با استفاده از الگوریتم ژنتیک، کمینه شده است. در عملیات بهینه سازی توسط الگوریتم ژنتیک، ضرایب فیلتر حلقه به صورت متغییرهای تابع هزینه در نظر گرفته شده است. در پایان بهینه سازی این ضرایب فیلتر حلقه محاسبه و به بهترین نقطه از نظر چگالی نویز کوانتیزاسیون و بهبود سیگنال به نویز دست یافته شد. کارهای متعددی در این زمینه برای بهینه سازی مبدل آنالوگ به دیجیتال سیگما دلتا به منظور افزایش دقت و نسبت سیگنال به نویز صورت گرفته است ولی در هیچکدام اثرات فیلترهای دیجیتالی، بلوک های کاهنده نرخ خروجی و نویز کوانتیزاسیون مدولاتور به صورت همزمان لحاظ نشده است. در ادامه با استفاده از نتایج الگوریتم ژنتیک، مبدل سیگما دلتای مرتبه 5 در نرم افزار matlab به صورت سیستمی و در نرم افزار cadence به صورت مداری پیاده سازی شده است و نتایج شبیه سازی با کارهای مشابه مقایسه شده است و میزان بهبود در سیگنال به نویز در خروجی نسبت به کار انجام گرفته قبلی بیش از 7/17 دسیبل معادل بیش از 1/3 بیت معادل است. در انتها چینش مدار طراحی شده به منظور ساخت آن، در نرم افزار cadence در ابعاد حدود 68/1 میلیمتر مربع، رسم شده است.

در سیستم‏های ارتباطی اطمینان از تبادل صحیح اطلاعات از اهمیت بالایی برخوردار است. مخابرات دیجیتال به دلیل مزایایی که دارد، در بسیاری از ارتباطات جایگزین مخابرات آنالوگ شده است. به واسطه‏ی استفاده از روش‏های مدولاسیون دیجیتال و فراهم آوردن امکاناتی برای به کارگیری کدینگ کانال، سیستم‏های مخابرات دیجیتال توانایی بالایی در حذف نویز دارند. کدینگ کانولوشنی از قوی‏ترین و پرکاربردترین کدها در مخابرات بی‏سیم دیجیتال است. برای دیکد کردن کدهای کانولوشنی از الگوریتم ویتربی استفاده می‏شود. دیکدر ویتربی به دلیل پیچیدگی، توان مصرفی بالایی دارد. اهمیت کم‏مصرف بودن گیرنده‏های بی‏سیم از یک‏سو و قدرت بالای دیکدر ویتربی در تصحیح خطا از سوی دیگر، باعث اهمیت ارائه‏ی طرح‏های کم‏مصرف برای دیکدر ویتربی شده است. یکی از پرمصرف‏ترین واحدهای دیکدر ویتربی، حافظه‏ی نگه‏دارنده‏ی مسیر است. در این رساله با کاهش رجیسترهای این واحد، توان مصرفی یک دیکدر نمونه، حدود 15 درصد کاهش یافته است. در این طرح همچنین با حذف سیکل‏های اضافه در دیکدر، سرعت دیکدر بهبود یافته است. در این رساله همچنین کدهای کانولوشنی اعشاری معرفی شده‏اند و از الگوریتم ویتربی برای دیکد کردن آن ها استفاده شده است. سیستم کدینگ جدید از نظر توان مصرفی و قدرت تصحیح خطا ارزیابی و با کد کانولوشنی معمولی (صحیح) مقایسه شده است. همه طرح‏های ارائه شده در این رساله توسط زبان vhdl توصیف شده اند و به‏صورت سخت‏افزاری روی تراشه xc3s400 از خانواده spartan3 شرکت xilinx پیاده‏سازی شده‏اند.

هدف اصلی پایان‏نامه، طراحی و پیاده‏سازی قرارداد ارتباطی flexray به منظور استفاده در صنعت خودرو‏سازی بوده است. برای این منظور، ساختارهای تعریف شده‏ی استاندارد flexray، توسط زبان توصیف سخت‏افزاری verilog در نرم‏افزار xilinx ise ویراست 13.4 پیاده‏سازی شده‏اند. همچنین برای شبیه‏سازی کدهای نوشته شده نیز از نرم‏افزار xilinx isim بهره برده شده است. روش تعریف بر مبنای ماشین حالت، به منظور پیاده‏سازی ساختارها و الگوریتم‏های تعریف شده‏ی استاندارد flexray مورد استفاده قرار گرفته است. به این منظور، در هر لحظه از زمان با توجه به شرایط کنونی متغیرها و حالت قبلی قرارداد ارتباطی، حالت عملکرد بعدی قرارداد ارتباطی مشخص می‏شود. میز آزمایش طراحی شده تنها تعداد محدودی از حالت‏های برنامه را بررسی می‏کند. برای این منظور، یک الگوی آزمون خاص طراحی شده است. نتایج شبیه‏سازی در پایان‏نامه ارائه شده است.

شبکه عصبی پیشنهادی پروفسور هاپفیلد (hnn) در کاربردهای عملی بسیاری از جمله حافظه‎های به‎هم پیوسته آدرس‎پذیر، تشخیص الگو و چهره و حل مسائل بهینه‎سازی با درجه سختی np مانند مسئله فروشنده دوره‎گرد به کار گرفته شده است. به‎علاوه hnn ابزار بهینه‎ساز مناسبی برای مدل‎سازی و حل مسائل مسیریابی در شبکه‎های ارتباطی نوری و بی‎سیم به شمار می‏رود. شبکه عصبی هاپفیلد از تعدادی واحد پردازش‎گر به نام نرون که همه به‎طور هم‎زمان ورودی‎های خود را پردازش می‎کنند تشکیل شده است؛ بنابراین تراشه‎های fpgas با ساختار موازی محیط‎های مناسبی برای پیاده‎سازی شبکه‎های عصبی دیجیتال هاپفیلد به‎شمار می‎روند. در این تحقیق معماری‎های سخت‎افزاری جدیدی برای شبکه عصبی هاپفیلد به منظور حل مسئله کوتاهترین مسیر در شبکه‎های ارتباطی ارائه شده است. معماری‎های ارائه شده برای پیاده‎سازی بر روی تراشه‎های fpga مناسب هستند. با توجه به معادلات دینامیکی توصیف کننده رفتار نرون‎ها، چهار معماری مختلف برای شبکه عصبی هاپفیلد دیجیتال مورد بررسی قرار گرفته است. نرون‎های معماری اول ساختار معمولی دارند و با توجه به وزن‎های سیناپسی و مقدار بایاس نرون،‎ ولتاژ محلی خود را هم‎زمان می‎کنند. در معماری دوم با استفاده از آرایه سیستولیک، تعداد ضرب کننده و سطح تراشه معماری اول بهبود یافته است. نرون‎های معماری سوم ولتاژ محلی خود را با استفاده از میزان تغییرات انرژی شبکه هم‎زمان می‎کنند و سر انجام در معماری چهارم با استفاده از تکنیک خط‎لوله سرعت معماری سوم افزایش داده شده است. شبکه‎های عصبی دیجیتال مورد بررسی با زبان vhdl توصیف شده‎اند و پس از سنتز، میزان سطح تراشه مورد نیاز، توان مصرفی، فرکانس کاری و سرعت آن‎ها با هم مقایسه شده است. در پایان با پیاده‎سازی نمونه کوچکی از شبکه‎های عصبی دیجیتال هاپفیلد بر روی تراشه در دسترس spartan3، صحت عملکرد الگوریتم‎های پیشنهادی در محیط آزمایشگاهی مورد بررسی قرار گرفته است. نتایج پیاده‎سازی نشان داده‎اند که الگوریتم‎های ارائه شده در محیط سخت‎افزاری دارای عملکردی صحیح هستند.

هدف از این پژوهش طراحی، شبیه سازی و سنتز فیلترهای وفقی پاسخ ضربه نامحدود(iir) دو بعدی با استفاده از زبان توصیف سخت افزاری vhdl جهت پیاده سازی روی تراشه fpga می باشد. در این طرح از قابلیت ذاتی فیلتر iir در رسیدن به پاسخی معادل فیلترهای fir با تعداد ضرایب کمتر، و درنتیجه کاهش سطح سخت افزاری ، افزایش فرکانس کاری و کاهش توان مصرفی جهت پیاده سازی و کاربردهای سخت افزاری استفاده می شود. برای این منظور روش فرمول بندی خطای معادله جهت حفظ پایداری فیلتر در طول عمل تطبیق و الگوریتم وفقی lms به منظور تطبیق ضرایب بکار گرفته می شود. ابتدا یک فیلتر وفقی iir یک بعدی طراحی ، شبیه سازی و سنتز می شود و عملکرد آن برای کاربردهای حذف نویز وفقی و شناسایی معکوس سیستم ارزیابی می شود. نتایج شبیه سازی و سنتز توانایی فیلتر وفقی iir را جهت حذف اغتشاش و شناسایی درست ضرایب سیستم ناشناس تایید می کند. در طراحی فیلترهای وفقی iir دو بعدی، معادله ی سیستمی این فیلترها به صورت مخرج قابل تفکیک، جهت دستیابی به ساختارهای یک بعدی وفقی و داشتن کنترل بیشتر بر روی قطب های سیستم تقریب زده می شود. نتایج به دست آمده صحت عملکرد فیلترهای وفقی iir دو بعدی قابل تفکیک با مرتبه 1×1 را جهت حذف نویز گوسی از تصاویر دیجیتال تایید می کند و در ادامه فیلترهای وفقی iir دو بعدی با مرتبه 2×2 و ساختار غیر قابل تفکیک با استفاده از الگوریتم دو بعدی lms برای حذف نویز گوسی طراحی، شبیه سازی و سنتز می شوند که در مقایسه با ساختارهای قابل تفکیک مقدار سیگنال به نویز بیشتری را نشان می دهند. برای بهینه سازی سخت افزاری معماری های ارائه شده و افزایش ماکزیمم فرکانس کاری از تکنیک هایی نظیر ماژول های محاسباتی خط لوله، الگوریتم dlms و کاهش مسیرهای بحرانی، استفاده می شود. همچنین برای کاهش نویز مربوط به کوانتش ضرایب و در نتیجه افزایش معیار سیگنال به نویز روش حساب ممیز شناور به کار گرفته می شود. در این پژوهش برای مدلسازی و شبیه سازی از نرم افزار های سنتز xlinx و quartus، شبیه ساز modelsim و همچنین دو نرم افزار مطلب و c# استفاده شده است.در پایان فیلترهای وفقی iir طراحی شده روی یک بورد سخت افزاری fpga از خانواده spartan3 پیاده سازی شده و صحت عملکرد آنها تایید می شود.

در این پژوهش، از مدل مونتکارلو تک ذرهای برای محاسبه سرعت الکترون در نیمرسانای gaas و از مدل مونتکارلو تجمعی برای بررسی دیود n-i-n استفاده شده است. سرعت الکترون در دماهای بین 77 تا 300 درجه کلوین نیز بررسی شده است. همچنین ضریب یونیزاسیون برخوردی الکترون برای ترکیبهای نیم رسانای gaas و alxga1-xas با کسرهای مولی 0.2، 0.3 و 0.4 با در روش مونتکارلوی تجمعی و تک ذرهای به دست آمده است که با دادههای عملی مطابقت خوبی دارد. ضریب یونیزاسیون gaas در دماهای مختلف محاسبه و بررسی شده است.تابع توزیع طول یونیزاسیون برخوردی در ناحیه تکثیر هم پیوند برای مقدارهای مختلف شدت میدان الکتریکی و کسرهای مولی با روش مونتکارلو به دست آمده است.ضریب تکثیر نیز برای ساختارهای هم پیوند gaas و alxga1-xas با کسرهای مولی 0.2 و 0.3 که با روش مونتکارلوی تک ذرهای شبیه سازی شده است با دادههای عملی مقایسه شده و سازگاری خوبی با این دادهها از خود نشان داده است. سپس به بررسی ساختار فراپیوند gaas / alxga1-xas با کسرهای مولی 0.2 و 0.3 پرداخته شده و با دادههای پژوهشهای معتبر در این زمینه مقایسه شده و از دقت بسیار خوبی برخوردار است. ناپیوستگی نوار در این ساختار و درصد گذر و بازتاب از ناپیوستگی مورد بررسی قرار گرفته است.

کمپرسورهای سانتریفیوژ ، ماشینهای دواری هستند که برای فشرده سازی گاز ها در کارخانجات و مراکز صنعتی مورد استفاده قرار می گیرند.در این کمپرسورها ،در صورتیکه فلوی گاز ورودی به کمپرسور کمتر از یک مقدار معین باشد، فلوی گاز خروجی کمپرسور دراثر فشار زیاد گاز ، از داخل کمپرسور و از سمت خروجی به سمت ورودی کمپرسور برگشت پیدا می کند، که این برگشت گاز باعث نوسان و لرزش در امتداد محور کمپرسور می شود و باعث می شود که اجزای متحرک داخلی کمپرسور با دامنه نوسانات بالا در امتداد محور کمپرسور جابجا شوند و این عامل باعث گرم شدن بدنه و گاز داخل کمپرسور می شود و سرانجام در اثر تداوم نوسانات ایمپلرها و اجزا متحرک داخلی کمپرسور آسیب می بینند. این نوع تلاطم و نوسانات در فلو و فشار گاز کمپرسور ،که دراثر کاهش فلوی ورودی به کمپرسور بوجود می آید را پدیده سرج می نامند و شرکتهای سازنده کمپرسور برای جلوگیری از بوجود آمدن این پدیده در کمپرسورها از روشهای مختلفی استفاده می نمایند که از بارزترین این روشها روش برگشت فلوی گاز خروجی کمپرسور از طریق یک کنترل ولو بنام کنترل ولو آنتی سرج به ورودی کمپرسور است. در این پایان نامه ابتدا معادلات حالت تغییرات فشار و فلوی داخل محفظه پلنیوم که به معادلات حالت (مور-گریتزر) معروفند و بیان کننده حالت و رفتار دینامیکی کمپرسور سانتریفیوژ هستند حول نقطه کار کمپرسور خطی سازی می شوند و سپس کنترلر فازی را برای کنترل فلو ی ورودی به این معادلات طراحی و شبیه سازی می کنیم.ما در این پایان نامه برای کنترل پدیده سرج از طریق کنترل ولو آنتی سرج، از یک کنترلر فازی (پی،آی،دی) استفاده می نماییم.کنترلر فازی که ما در اینجا استفاده می کنیم دارای دو قسمت است که یک قسمت مربوط به کنترلر (پی،آی)است که سیگنالهای ورودی آن خطا و مشتق خطا است و قسمت دیگر کنترلر (پی،دی) است که سیگنالهای ورودی آن خطا و مشتق خروجی کنترلر (پی،آی،دی) است. در طراحی این کنترلر فازی ، از مشخصات و ویژگیهای منحنی پاسخ پله کنترلر پیوسته (پی،آی،دی) استفاده نموده ایم و برخلاف سایر کنترلرهای فازی که تنها برای تنظیم پارامترهای (پی،آی،دی) استفاده می شوند ،در اینجا هیچگونه پارمتری تنظیم نمی شود و کنترلر فازی خود یک کنترلر مستقل و جدا می باشد. این کنترلر دارای مزایا و ویژگیهای فراوانی است که عبارتند از : عدم نیاز به تنظیم پارامترهای تیونیگ ، سرعت پاسخ دهی سریع ، قابلیت کار با انواع سیستمهای غیر خطی ، عدم نیاز به مدل ریاضی پروسه و فرآیند ، سادگی و سهولت ساخت و پیاده سازی کنترلر با سیستمهای کنترل صنعتی. کنترلرهایی که قبلا برای کنترل پدیده سرج مورد استفاده قرار گرفته اند اغلب از نوع کنترلر (پی،آی) بوده اند و این کنترلر ها دارای نواقصی مانند وجود پدیده کیک و پدیده وایندآپ در آنها می باشد که این پدیده ها باعث آسیب به کنترل ولو آنتی سرج می شوند .اما در کنترلر فازی تمام این نواقص و کاستیها از بین رفته اند و کنترلر به درستی ولو آنتی سرج را کنترل می نماید. واژه های کلیدی: کمپرسور سانتریفیوژ،پدیده سرج،کنترل ولو آنتی سرج، کنترلر (پی،آی،دی)،کنترلر فازی، تیونینگ

شبکه های حسگر بیسیم به دلیل کاربردهای فراوان آن ها در سال های اخیر بسیار مورد توجه قرار گرفته اند. یکی از مهم ترین چالش های این نوع از شبکه ها محدودیت انرژی در باتری های تغذیه کننده ی اجزای شبکه (گره) می باشد. در این پایان نامه سعی شده است با ارائه ی یک پروتکل خوشه بندی سلسله مراتبی، مصرف انرژی شبکه کاهش یابد به نحوی که بتواند باعث افزایش طول عمر عملیاتی آن گردد. در پروتکل ارائه شده سرخوشه ها از گره های با سطح انرژی بالا و درجه ی بالا انتخاب و جهت جمع آوری و فشرده سازی داده های خوشه استفاده می شوند. در مقابل از بین گره های پرانرژی و درجه ی پایین گره هایی جهت ارسال اطلاعات مذکور به مرکز اصلی انتخاب و بکار گرفته می شوند. هدف از این کار توزیع متوازن مصرف انرژی بین گره های درجه بالا و درجه پایین می باشد. ضمناً پروتکل ارائه شده، توزیع سرخوشه ها را با روشی متفاوت با روش های موجود و به شکلی مطلوب انجام می دهد. ساختار استفاده شده برای ارسال اطلاعات به مرکز اصلی باعث مصرف متعادل انرژی در ناحیه های دور و نزدیک به مرکز اصلی می گردد.

در این پایان نامه یک پروتکل خوشه بندی چند لایه معرفی می شود که اندازه خوشه ها در آن متغیراست به این صورت که اندازه خوشه ها با دور شدن از ایستگاه اصلی بزرگ تر می شود که این فرآیند باعث می شود که در فواصل نزدیک به ایستگاه اصلی،اندازه خوشه ها،کوچک تر از اندازهخوشه های دورتر از ایستگاه اصلی باشد. در واقع یک ساختار چند لایه شکل می گیرد که اندازه خوشه های هر لایه با دور شدن از ایستگاه اصلیبزرگ تر می شود. در داخل هر خوشه از یک توپولوژی زیر درخت استفاده می شود، در واقع در داخل هر خوشه بسته به اندازه خوشه،یک یا چند گره توسط سر خوشه و با منطق فازی مشخص می شود که این گره ها، والد نامیده می شوند، گره های والد مسئول جمع آوری و فشرده سازی داده از گره های معمولی همسایه خودکه گره های نوزاد نامیده می شوند،هستند که این عمل باعث متعادل شدن توزیع مصرف انرژی در کل شبکه می-شود و همچنین با کم کردن وظایف درون خوشه ایسر خوشه، باعث ذخیره بیشتر انرژی سر خوشه در ارتباطات درون خوشه ای می شود،بنابراین سر خوشه ها انرژی مناسب تری برای شرکت در ارتباطات میان خوشه ای دارند علاوه بر این ساختار مناسب پروتکل تقریباً مشکل چاله انرژی را بر طرف می کند و باعث بازدهی انرژی و افزایش طول عمر شبکه می شود.

در این پایان نامه، شبکه فیلدباس شامل خط انتقال و افزاره به طور کامل مورد تجزیه و تحلیل قرار گرفت. همچنین یک انتقال دهنده ی دمای هوشمند بر اساس پروتکل ارتباطی فیلدباس طراحی و ساخته شد. به منظور تایید درستی عملکرد افزاره طراحی شده و سازگاری آن با استاندارد iec61158، آزمون های خاصی بر روی سیگنال دهی افزاره مانند دامنه سیگنال، زمان بالا آمدن، زمان پایین آمدن، سرعت چرخش و ... انجام شد و نتایج با استاندارد تطبیق داده شد. همچنین دو نمونه جداگانه از این افزاره در یک حلقه ابزاردقیق به کار گرفته شدند. یکی از نمونه ها به عنوان فرستنده (افزاره ی انتقال دهنده ) و دیگری به عنوان گیرنده (افزاره ی نمایش گر ) برنامه ریزی شد. به کمک این دو دستگاه، ارسال و دریافت داده بر اساس پروتکل ارتباطی فیلدباس ارزیابی گردید. فرستنده، یک فریم داده ی 8 بایتی را بر روی گذرگاه فیلدباس ارسال نمود. این فریم به درستی در گیرنده دریافت گردید. آزمون های انجام شده به تایید مشاور صنعتی پروژه و امور پژوهش و توسعه در شرکت پتروشیمی بوعلی سینا رسید.

با پیشرفت فناوری cmos سطح ولتاژ منابع تغذیه کاهش و سرعت سوئیچینگ افزایش یافته است. کاهش سطح ولتاژ تغذیه دست یابی به دقت بالا در مبدل های داده ای که در حوزه ولتاژ کار می کنند را با مشکل روبرو می سازد. در مقابل افزایش سرعت سوئیچینگ موجب کارکرد بهتر مبدل های داده مبتنی بر زمان می شود. در مبدل های داده مبتنی بر vco سیگنال در حوزه زمان کوانتیزه می شود، به علاوه این مبدل ها خاصیت ذاتی شکل-دهی نویز دارند. فواید مطرح شده، باعث گردیده این مبدل ها مورد توجه قرار گیرند. ساختارهای مختلفی جهت بهبود عملکرد این مبدل ها ارائه شده است. در میان این ساختارها، ساختار mash هم افزایش کارآیی داشته و هم در پیاده سازی نیاز به اجزاء آنالوگ زیادی ندارد. در این پایان نامه دو نوع ساختار mash تحلیل و بهینه گردیده اند. ساختار اول از vco و vc-gro تشکیل شده است؛ که در آن با ارائه یک روش جهت بهبود توان تفکیک و یک ساختار تفاضلی جهت حذف اثرات غیرخطی نسبت سیگنال به نویز آن db26 (معادل 32/4 بیت در (enob و نسبت سیگنال به نویز و اعوجاج آن db5/20 افزایش یافته اند. ساختار دوم یک mash دو طبقه با استفاده از gro است که در آن با ارائه روش بهبود توان تفکیک نسبت سیگنال به نویز آن db6/26 (معادل 41/4 بیت در enob) افزایش یافته است. به علاوه در روش معمول برای بهبود توان تفکیک ساختار mash توان مصرفی زیادی نیاز است، اما با روش ارائه شده می توان توان تفکیک را تا حد زیادی، بدون افزایش محسوس در توان مصرفی بهبود بخشید.

با توجه به توسعه شبکه های حسگر بی سیم، ایجاد ارتباطی ساده و موثر با توان مصرفی و هزینه کم بین گره‏ های حسگر یک مسئله مهم است. استاندارد ieee 802.15.4 برای شبکه های شخصی بی سیم با نرخ بیت کم طراحی شده است. در بسیاری از کاربردهایی که از این استاندارد استفاده می کنند، از باتری به عنوان منبع انرژی استفاده می شود. بنابراین به منظور افزایش طول عمر شبکه باید مصرف انرژی را به دقت مدیریت کرد. استاندارد ieee 802.15.4 در مد بیکن فعال با استفاده از کنترل مدت زمان روشن و خاموش بودن گره ها، مصرف انرژی را مدیریت می کند. این مد از استاندارد به دلیل قابلیت ها و مزایایی از جمله بهینه سازی مصرف انرژی و گذردهی زیاد، گزینه مناسبی برای شبکه های حسگر بی سیم است. با این وجود، هنگامی که ترافیک شبکه با گذشت زمان تغییر می کند، این مد از استاندارد دارای ضعف هایی است. با توجه به اینکه در این استاندارد قابلیتی برای هماهنگ‏ کننده مرکزی به منظور تخمین ترافیک شبکه در نظر گرفته نشده است، در این مد نمی توان بازه فعال شبکه را متناسب با تغییرات ترافیک تنظیم کرد. در این پایان نامه به منظور حل این مسئله، الگوریتم جدیدی به منظور تخمین ترافیک شبکه در توپولوژی ستاره ارائه شده است. هماهنگ کننده مرکزی با استفاده از این روش بازه فعال را متناسب با تغییرات ترافیک شبکه تنظیم می کند.این الگوریتم برای توپولوژی ستاره و بر اساس استاندارد ieee 802.15.4 است و در شبکه‏ هایی که ترافیک آن با گذشت زمان تغییر می‏کند، کاربرد دارد. نتایج حاصل از شبیه‏ سازی روش پیشنهادی بهبود انرژی مصرفی و نرخ گذردهی شبکه را در مقایسه با استاندارد، در حالتی که ترافیک شبکه متغیر است را نشان می دهد.

در این پژوهش، مدلسازی رفتاری مدولاتور کلید-خازنی بوسیله زبان توصیف سخت افزار vhdl – amsانجام شده است. این موضوع از آن جهت اهمیت دارد که مدولاتور سیگما - دلتا اصلی ترین بخش در مبدل داده های آنالوگ به دیجیتال و همچنین دیجیتال به آنالوگ فرانمونه برداری است. با وجود اینکه شبیه سازی در سطح ترانزیستوری خیلی دقیق تر است ولی بعلت زمان بسیار زیادی که محاسبات در این سطح طول می کشد این روش برای سیستم های پیچیده غیرعملی است. جهت انجام این مدل سازی از زبان vhdl - ams که امروزه جهت شبیه سازی مدارات سیگنال مخلوط بسیار مورد توجه قرار گرفته، استفاده شده است. از جمله غیرایده ال هایی که در مدل سازی لحاظ شده اند نویز حرارتی و نویز جیتر است. جهت انجام این مدل سازی از نرم افزار شبیه ساز simplorer استفاده شده است. مدولاتور مرتبه 3 تک بیت و دو بیت و مرتبه 5 تک بیت و دوبیت در این پژوهش مدل سازی شده اند و کارایی آنها در مدهای gsm ، wcdma و wifi/wimax مورد بررسی و مقایسه قرار گرفته است.

یک شبکه حسگر بیسیم شبکه ای با افزاره های کوچک است که گره حسگر نامیده شده و درون یک ناحیه پراکنده شده اند. گره های حسگر که می توانند در دو حالت ایستا یا متحرک باشند، از محیط، اطلاعات جمع آوری کرده و آن ها را با همکاری یکدیگر از طریق ارتباطات بیسیم به مقصد ارسالمی کنند. مسیر انتقال داده تا مقصد توسط پروتکل های مسیریابی تعیین می شود. از آنجایی که این پروتکل ها در شبکه های حسگر بیسیم می تواند عواملی چون طول عمر شبکه، مصرف انرژی و تأخیر انتها به انتها را تحت تأثیر قرار دهد؛ لذا استفاده از روشی مناسب در مسیریابی می تواند باعث بهبود عملکرد شبکه، از نظر پارامترهای مذکور شود. بررسی ها نشان می دهند که بهره گیری از منطق فازی، الگوریتمastarو منطقه بندی شبکه به صورت همزمان می توان تأخیر انتها به انتها و مصرف انرژی در شبکه را کاهش داد. در این پایان نامه یک پروتکل مسیریابی معرفی می شود که در آن گره ها متحرک بوده و با استفاده از معیار ارزش گره مربوط به گره های دیگر، مسیری بهینه برای انتقال داده خود به سمت چاهک فراهم می کنند. این معیار برای هر گره از سه پارامتر درونی گره یعنی بار ترافیکی، انرژی باقی مانده و فاصله تا چاهک تشکیل شده که برای گره ها امکان همکاری با یکدیگر را در جهت انتقال داده به چاهک میسر می سازد. برای کاهش تأخیر و انتقال بهینه داده، منطقه هایی در نظر گرفته شده به طوری گره ها مجبورند داده خود را از طریق آن ها به چاهک منتقل کنند. معیار ارزش گره با استفاده از منطق فازی و بهره گیری از الگوریتم astarمحاسبه می شود. در این پایان نامه، پروتکل پیشنهادی با پروتکل هایleach-m و lfcp-mwsnمقایسه شد. نتایج مقایسه ها نشان می دهند که پروتکل پیشنهادی از نظر مصرف انرژی و تأخیر انتها به انتها کارآمد تر از دو پروتکل دیگر می باشد.

شبکه حسگر بی سیم از جمله فناوری های جدیدی است که به منظور جمع آوری و انتقال اطلاعات از یک محیط به یک ایستگاه طراحی گردیده است. از آنجایی که به دست آوردن اطلاعات از یک محیط، بدون دانستن موقعیت آن اطلاعات، امری بی فایده و غیرضروری می باشد؛ لذا مبحث موقعیت یابی در شبکه های حسگر بی سیم از جمله مباحث مهم در این شبکه ها به شمار می آید. این پژوهش به پیاده سازی یک سخت افزار جهت ارائه روشی دقیق برای به دست آوردن موقعیت گره های درون شبکه حسگر بی سیم می پردازد. در بسیاری از شبکه ها ی حسگر بی سیم فاصله ی گره های موجود در شبکه، با گره های مرجع از روش اندازه گیری قدرت سیگنال دریافتی در گیرنده، تخمین زده می شود. این پایان نامه با ارائه یک سخت افزار و یک روش، باعث افزایش دقت در تخمین فاصله با استفاده از روش اندازه گیری قدرت سیگنال دریافتی شده است. می توان ثابت کرد که با تغییر دائمی در قدرت سیگنال ارسالی فرستنده و اجرای یک الگوریتم ساده، دقت فاصله یابی در این روش افزایش می یابد. روش جدید برای تخمین فاصله ی بین گره ها، بر اساس تغییر دائمی در قدرت سیگنال ارسالی فرستنده عمل می کند. گیرنده نیز با توجه به قدرت سیگنال ارسالی فرستنده، فاصله ی فرستنده را تخمین می زند. نتایج حاصل از آزمایش های عملی نشان می دهند که با تغییر دائمی در قدرت سیگنال ارسالی فرستنده، می توان به خطای کمتری در تخمین فاصله دست یافت. همه ی داده ها و نمودارهای استفاده شده در این پژوهش، حاصل آزمایش های عملی بر روی سخت افزار ارائه شده می باشند.

پروتکل ieee 802.15.4 که از سوی موسسه ieeeبرای شبکه‏های شخصی بی‏سیم با نرخ بیت کم تدوین شده است، به دلیل قابلیت‏ها و مزایایی مانند مدیریت مصرف انرژی، نرخ‏گذردهی بالا و مقیاس‏پذیری، گزینه مناسبی برای شبکه‏های حسگر بی‏سیم است. در این پروتکل گره‏ها با استفاده از الگوریتم csma/ca به منظور دستیابی به کانال و ارسال بسته‏های خود به مقصد، با یکدیگر رقابت می‏کنند. این الگوریتم با استفاده از پارامتر be شدت رقابت بین گره‏ها را تعیین می‏کند. پارامتر be محدوده اعداد تصادفی که گره‏ها به منظور کاهش تصادم و ارسال بسته خود صبر می‏کنند، را تعیین می‏کند. این الگوریتم با وجود مزایای مذکور، در مقابل تغییرات ترافیک عملکرد پویایی ندارد و همواره میزان be در ترافیک‏های مختلف ثابت می‏باشد. با توجه به اهمیت الگوریتم csma/ca در پروتکل ieee 802.15.4، در این پایان‏نامه تأثیر پارامتر be بر روی عملکرد شبکه در ترافیک‏های متغییر با زمان مورد ارزیابی و بررسی قرار گرفته است.با توجه به تغییرات ترافیک شبکه برای کاهش انرژی مصرفی، میزان تصادم‏ها و جلوگیری از سرریز شدن بسته‏ها در گره‏ها نیاز است که گره‏ها‏ از محدوده اعداد تصادفی متناسب با ترافیک شبکه استفاده کنند. در این پایان‏نامه روشی ارئه شده که گره هماهنگ‏کننده با استفاده از این روش میزان ترافیک شبکه را تخمین می‏زند و سپس در هر سوپرفریم با استفاده از این اطلاعات، پارامتر be را تنظیم می‏کند. در این روش گره مرکزی جهت جلوگیری از سرریز شدن بسته‏های آماده ارسال در گره‏ها در ابتدای هر سوپرفریم، تعداد بسته‏های باقیمانده در صف گره‏ها را با تعداد بسته‏های دریافتی در سوپرفریم قبلی مقایسه می‏کند ودر صورت نیاز، اندازه پارامتر be را متناسب با ترافیک شبکه تغییر می‏دهد. همچنین در روش پیشنهادی به منظور افزایش دقت در انتخاب اندازه be گره مرکزی همواره تعداد بسته‏های دریافتی در هر سوپرفریم و تعداد تصادم‏ها را بررسی می‏کند. بر اساس نتایج شبیه‏سازی، با تغییر ترافیک شبکه، روش پیشنهادی از نظر متوسط انرژی مصرفی و نرخ ارسال بسته در مقایسه با پروتکل ieee 802.15.4 و دیگر الگوریتم‏های موجود عملکرد بهتری دارد.

در این پایان نامه از مدل بهبود یافته¬ی نورون izhikevich در جهت کاهش سخت¬افزار لازم برای توصیف سخت افزاری استفاده شده است. به کمک این مدل، یک شبکه¬ دو لایه از نورون¬های عصبی پالسی به صورت سخت¬افزاری توصیف شده و آموزش داده می¬شود. الگوریتم آموزش شبکه نیز مانند نورون¬ها به صورت سخت¬افزاری توصیف شده است که باعث می¬شود فرآیند آموزش شبکه در سطح سخت¬افزار قابل انجام باشد. برای آموزش شبکه الگوریتمی مورد استفاده قرار گرفته که در واقع ترکیبی از الگوریتم¬ stdp و الگوریتم پس¬انتشار است. الگوریتم stdp مناسب برای شبکه¬های عصبی پالسی است و الگوریتمی بدون ناظر است. الگوریتم پس¬انتشار مربوط به شبکه¬های عصبی سنتی است و با ناظر است. در این پایان¬نامه با ترکیب مناسبی از این دو الگوریتم، روشی پیاده شده است که دقت بالا و همگرایی بسیار خوبی در فرآیند آموزش شبکه دارد. سپس شبکه برای شناسایی سه نوع گل نیلوفر از روی یک سری مشخصات گل¬ها یعنی طول و عرض گلبرگ و کاسبرگ، آموزش داده شده و دقت آن در شناسایی گل¬ها بررسی می¬¬شود. در نهایت شبکه را سنتز کرده و حجم سخت¬افزار مصرفی بدست آورده شده است. همان¬طور که مشاهده خواهد شد در عین حال که شبکه قدرت تشخیص بالایی دارد، به سخت¬افزار نسبتا کمی جهت توصیف سختافزاری بر روی تراشه¬های fpga نیاز دارد.

به دلیل محدود بودن منبع انرژی گره ها در شبکه های حسگر بی سیم مطالعات زیادی درباره بهینه سازی مصرف انرژی آن ها انجام می شود. از جمله این کارها کلاستربندی یا خوشه بندی شبکه است. در خوشه بندی انتخاب سرخوشه از حساسیت بالایی برخوردار است و پارامترهای مختلفی برای این کار در نظر گرفته می شود. در این مطالعه پارامترهای انرژی باقیمانده هرگره، تعداد دفعات انتخاب شده پیشین به عنوان سرخوشه، فاصله گره از ایستگاه مبنا و چگالی اتصالی گره های پیرامون در نظر گرفته می شوند. مسیریابی بین سرخوشه ها نیز برای جلوگیری از تحمیل اضافه بار به گره هایی که در نزدیکی ایستگاه مبنا هستند، ضروری است. در این الگوریتم، توازن بار هم در خوشه بندی و هم در مسیریابی بین سرخوشه ها اعمال شده است. در خوشه بندی این کار با کنترل اندازه خوشه ها، هم در تعداد هاپ و هم در تعداد اعضای آن ها صورت می پذیرد (برخلاف روش dsbca که صرفاً در تعداد هاپ لحاظ شده بود). به این صورت که به گره هایی که در فواصل نزدیک تر به ایستگاه مبنا هستند، اجازه تشکیل خوشه بزرگ داده نمی شود. چراکه این گره ها، در صورت سرخوشه شدن، وظیفه هدایت داده های سرخوشه های دورتر را بر عهده دارند. توازن بار در مسیریابی سرخوشه ها به این صورت اعمال می شود که هر سرخوشه با انتشار بار خود (که تعداد اعضای خوشه در نظر گرفته می شود) سایر سرخوشه ها را از بار خود مطلع می سازد. پس از آن هر سرخوشه بار واقعی خود (که شامل بار خوشه خود و بار تحمیلی از جانب سایر سرخوشه ها است) را محاسبه و منتشر می کند. هر سرخوشه با دانستن بار، انرژی و فاصله سایر سرخوشه هایی که امکان ارسال داده به آن ها را دارد، یکی را انتخاب نموده و مسیر خود را تشکیل می دهد. برای مقایسه بهتر توازن بار از پارامتر lbf و واریانس بار سرخوشه ها استفاده شده است. lbf تقریبا 60 درصد، واریانس بار سرخوشه ها 30 درصد و واریانس بار سرخوشه های داغ 40 درصد بهبود داده شده ست. همچنین این الگوریتم طول عمر شبکه را نیز بین 10 تا 15 درصد افزایش داده است.

مدارهای مرجع ولتاژ از بلوک های اصلی در مدارهای آنالوگ و دیجیتال هستند که هدف از به کار گیری آنها تولید ولتاژ مرجع با وابستگی بسیار کم به تغییرات دما، پروسس و منبع تغذیه برای قسمتهای دیگر مدار مجتمع است. یک نمونه از این مدارات، مدارهای مرجع شکاف انرژی هستند که ولتاژ مرجع دقیق متناسب با اختلاف پتانسیل بین باند هدایت و ظرفیت نیمه هادی تولید می کنند زیرا این پارامتر دارای تغییرات بسیار جزیی با تغییرات دما است. مدارهایی مانند مبدل آنالوگ به دیجیتال با قدرت تفکیک پذیری بالا نیاز به مدارهای مرجع ولتاژ با پایداری عالی دارند. امروزه با ارتقا تکنولوژی ساخت مدارات مجتمع و گسترش تجهیزات الکترونیکی سیار، نیاز به مدارهای مرجع ولتاژ پایین با مصرف توان کم و دقت بسیار بالا است. المانهای تشکیل دهنده مدار مرجع ولتاژ پیشنهادی فقط ترانزیستورهای mos هستند که اکثرا" در ناحیه زیر آستانه بایاس شده اند، لذا مصرف جریان و توان مدار کاهش می یابد. بدلیل پایین بودن ولتاژ آستانه در ترانزیستورهای mos نسبت به bjt نیاز به منبع تغذیه با ولتاژ پایین می باشد. در ساختارهای گذشته، برای جبران سازی مرتبه بالا یا درجه کاهش قابلیت حرکت حامل ها با افزایش دما در تکنولوژی ساخت معلوم فرض می شد یا جبران سازی بر مبنای ولتاژ آستانه انجام می شد که بدلیل عدم شناخت کامل از رفتار این پارامتر با تغییرات دما، مدار مرجع نیاز به المان های زیادی دارد. در مدار پیشنهادی جبران سازی مرتبه بالا برای حذف انحنا در ولتاژ مرجع با حذف قسمت لگاریتمی وابستگی ولتاژ گیت-سورس صورت گرفته است. ساختار مدار برای هر مقدار از پارامتر درجه کاهش قابلیت حرکت حامل ها با دما مناسب است. در طراحی مدار از تکنولوژی ساخت 0.18µm استفاده شده است و نتایج شبیه سازی دقت 1.4 ppm?c^o با ولتاژ مرجع 487.5mv در بازه دمایی 0 – 100 c^o و مصرف توان 36.4 µwatt با منبع تغذیه 1.5 vdc را برای مدار نشان می دهد.

شبکه های حسگر بی سیم نسل جدیدی از شبکه های توزیع شده هستند که معمولا در مناطق دور از دسترس و محیط های غیر قابل دسترس مورد استفاده قرار می گیرند. از آنجایی که این شبکه ها در اندازه باتری دارای محدودیت هستند، مساله انرژی مهمترین چالش شبکه های حسگر بی سیم است. در این تحقیق یک روش مسیریابی ترکیبی جدید، بر اساس ترکیب دو پروتکل سیل آسا و شایعه پراکنی معرفی می شود که بر اساس ایجاد محدودیت در ارسال بسته های درخواست مسیر باعث کاهش مصرف انرژی گره های شبکه و کاهش ترافیک شبکه می شود. به منظور ارزیابی روش پیشنهادی، با الحاق روش ارائه شده بر روی پروتکل های aodv و aotdv دو روش مسیریابی اصلاح شده تحت عنوان li-aodv و li-aotdv معرفی می شوند. نتایج شبیه سازی به کمک نرم افزار omnet++ نشان دهنده بازدهی انرژی بالاتر پروتکل های اصلاح شده نسبت به پروتکل های aodv و aotdv و کاهش بار ترافیکی شبکه است. می توان گفت روش ارائه شده موازنه خوبی بین مصرف انرژی و ترافیک شبکه از یک سو و تاخیر در کشف مسیر از سوی دیگر برقرار می کند.

کاربردهای مربوط به شبکه های حسگر بیسیم دائماً خواستار عملکرد و کارآیی بیشتر و بهتر هر گره با مدت زمان کوتاه عرضه به بازار می باشند. بنابراین پیدا کردن گزینه های جدید برای طراحی مانند سخت افزار قابل پیکره بندی مجدد، امری ضروری است. همچنین راه حل های مبتنی بر پردازنده ها جهت دستیابی به سرعت پردازش بالا با مصرف انرژی کم امری مشکل است. استفاده از سخت افزار قابل پیکره بندی مجدد می تواند عمل پردازش را در سیستم های زیادی مانند شبکه های حسگر بیسیم بهبود دهد. هدف این پروژه طراحی و ساخت یک گره حسگر بی سیم با قابلیت پیکره بندی مجدد می باشد و برنامه ریزی آن آنچنان که بتواند قابلیت های اساسی یک گره یعنی جمع آوری، ارسال و دریافت اطلاعات را پوشش دهد. سخت افزار قابل پیکره بندی مجددی که در این پروژه از آن استفاده شده است fpga می باشد. برای رسیدن به هدف این پروژه دو گره مشابه ساخته و برنامه ریزی شدند و عملکرد شان تست شد. بورد مدار چاپی این دو سیستم با استفاده از نرم افزار پروتل طراحی شد. یک میکرو کنترولر atmega128a، یک fpga sparta-6 به نام xc6slx9 و یک ماژول فرستنده-گیرنده mo-cc1100pa بر روی هر کدام از بوردها نصب شده اند. سیستم عامل tinyos با استفاده از چندین برنامه نوشته شده تحت این سیستم عامل بر روی میکروکنترلرهای دو گره پیاده سازی و تست شد و جهت ارزیابی سخت افزار قابل پیکره بندی مجدد، fpgaها با زبان توصیف سخت افزاری vhdl جهت پیاده سازی تبدیل فوریه سریع لاجیکر آی.پی شرکت زایلینکس (logicore ip fft) پیکره بندی شدند و منابع مورد استفاده، توان مصرفی، ماکزیمم فرکانس عملکرد و..... این برنامه (کاربرد) شرح داده شده اند .