با ادامه ی روند کوچک شدن ابعاد فناوری ساخت و نیز افزایش پیچیدگی طرح ها، مشکلاتی چون افت کیفیت تخمین اتصالات در سطوح بالای طراحی فیزیکی و افزایش امکان واگرایی روند طراحی شدت یافته اند. برآیند این مشکلات باعث شده که برآورده شدن محدودیت های موردنظر طراح مشکل تر شده و طراحان سخت افزار در بسیاری از شرایط مجبور باشند بخش هایی از روند طراحی را بارها و بارها با شرایط مختلف تکرار کنند تا محدودیت های مورد نظرشان برآورده شود. در این رساله یک روند طراحی سلسله مراتبی به همراه یک بانک داده ی انتزاعی به نام طرح جامع تراشه برای بهبود قابلیت تخمین و افزایش امکان هم گرایی روند طراحی مطرح و پیاده سازی شده است. در هر سطح از روند طراحی ارایه شده، بر اساس تخمین های آن سطح، طرح ریزی های جدیدی ایجاد شده و در طرح جامع تراشه ثبت می گردد. طرح ریزی های جدید به صورتی انجام می گیرد که طرح ریزی های انجام شده در سطوح قبل نقض نشود. بدین ترتیب ابزارهای طراحی فیزیکی در هر سطح، طرح جامع تراشه را به عنوان یک چارچوب می بینند و در قالب آن بهینه-سازی های خود را انجام می دهند. اویژگی مهم دیگر روند طراحی ارایه شده این است که مقدار پارامترهای طرح ریزی شده در سطوح بالا تثبیت نمی شود و مقدار نهایی هر پارامتر به تدریج در یک روند سلسله مراتبی تعیین می گردد. چنان که نتایج و تحلیل های ارایه شده نشان خواهند داد، تثبیت تدریجی پارامترها ریسک تخمین های نادقیق را کاهش می دهد. نتایج به دست آمد نشان می-دهد که در روند طراحی ارایه شده در کنار طرح جامع تراشه، قابلیت تخمین طرح در سطوح بالای طراحی بهبود قابل توجهی می یابد. بهبود تخمین در روند طراحی، خود باعث ایجاد بهبودهایی در کیفیت الگوریتم ها شده و معیارهایی چون کارایی، قابلیت مسیریابی، بارآوری ساخت و نویز هم-شنوایی را نیز بهبود داده است. در ضمن یکی از مهم ترین مزایای روش ارایه شده این است که با بزرگ شدن مدارها و نیز کوچک شدن ابعاد فناوری ساخت، نتایج آن بارزتر و بهبودهای آن بیشتر می شود.