نام پژوهشگر: معصومه سوری

بهبود عملکرد حلقه قفل فاز تمام دیجیتال با تاکید بر کاهش مصرف توان
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه شاهد - دانشکده مهندسی برق و الکترونیک 1392
  معصومه سوری   محمدباقر غزنوی قوشچی

حلقه های قفل شده فاز تمام دیجیتال یکی از مباحث مهم در دنیای امروز الکترونیک هستند. حلقه قفل فازهای (pll ) که به وسیله روشهای آنالوگ طراحی می شدند نسبت به تغییرات دما و ولتاژ و پروسس حساس بودند. این امر موجب سختی طراحی و نیازمندی به طراحی مجدد در تکنولوژی های جدید می شود. این در حالی است که با استفاده از حلقه های قفل فاز تمام دیجیتال این مشکلات برطرف میشوند. حلقه های قفل فاز تمام دیجیتال (adpll ) در مدارهای منطقی و شامل پردازشگر برای تولید پالس ساعت و بازیابی داده ها به کار میروند. همچنین به سرعت در حال جایگیری در فرستنده و گیرنده ها به جای حلقه قفل فاز آنالوگ هستند. این مدارات مانند مدارهای الکترونیکی دارای چالش های خاصی هستند مانند مصرف توان، رزولوشن، خطسانی و پایداری نسبت به تغییرات ولتاژ، دما، پروسس نوسان ساز کنترل شده با سیگنال دیجیتالی، مساحت سیلیکن مصرفی، زمان قفل. اخیرا طراحی گیرنده های چند استاندارده بسیار مورد توجه قرار گرفته اند. نوسان سازهای آنالوگی که در این گیرنده ها به کار رفته است به شکل دو بانده می باشد. از آنجایی که نوسان ساز کنترل شده با سیگنال دیجیتالی دارای برتری های زیادی است ما در این پایان نامه نوسان-سازهایی ارائه خواهیم داد که آنها را نوسان ساز کنترل شده با سیگنال دیجیتالی دوبانده ( dual band dco) و نوسان ساز کنترل شده با سیگنال دیجیتالی عریض تر(wide band dco ) نامیده ایم. در مد dual band نوسان ساز پیشنهادی در دو باند مجزا کار می کند و در مد wide band نوسان ساز در باند پیوسته بزرگتری کار می کند به بیان دیگر دراین مد شکاف (gap) بین باندهای فرکانسی که در مد dual band وجود دارد، برابر با صفر می گردد. طراحی های انجام شده به کاربر اجازه می دهد که نوسان ساز به طور مستقیم یا به کمک مضاربی از فرکانس دو باند متفاوت فرکانسی استاندارد را پوشش دهد. در این حالت برای کار در فرکانس بالا مصرف توان بیشتری استفاده می شود و در مدی که فرکانس پایین لازم باشد، مصرف توان کمتری در مدار داشته باشیم.