برای پردازش سیگنال آنالوگ در شبکه های عصبی ، معمولا نیاز به یک واحد حافظه آنالوگ احساس میشود که بدون احتیاج به ‏‎a/d‎‏ و‏‎d/a‎‏ بتواند بطور قابل انعطاف و مطمئن اطلاعات آنالوگ را در خود ذخیره کند. این واحد حافظه باید دارای دقت کافی ، سرعت بالا ، توان تلفاتی کم و سایز کوچک باشد و همچنین اطلاعات را برای زمان کافی در خود نگهدارد. برای پیاده سازی سیستمی که همه این قابلیتها را در خود داشته باشد، کوششهایی انجام گرفته و چندین مدار پیشنهاد شده است که در همه آنها از ساختار‏‎s/h‎‏ بعنوان واحد حافظه استفاده شده است. در تمامی این مدارها برای هر خط حافظه یک تقویت کننده عملیاتی مجزا بکار رفته است که البته این باعث افزایش سطح ‏‎chip‎‏خواهد شد. مداری که در این پایان نامه پیشنهاد شده براساس ساختار یک ‏‎s/h‎‏است که درآن برای تمامی خطوط ارایه حافظه تنها از یک ‏‎opamp‎‏ استفاده شده و از این طریق توان تلفاتی و سطح ‏‎chip‎‏ بشدت کاهش یافته است. با اپتیمم کردن سایز ترانزیستورها(سوئیچ) و خازنهای ذخیره کننده اطلاعات ( از طریق یک ‏‎trade off‎‏ بین دقت و سرعت) ، سرعت نوشتن اطلاعات و خواندن آنها به ‏‎35nsec‎‏ رسیده و زمان نگهداری داده ها به ‏‎8/9msec‎‏ کاهش می یابد.دقت ذخیره سازی در این سیستم به ‏‎59db‎‏ یعنی در حدود 10 بدست امده و توان تلفاتی معادل ‏‎4/3mw‎‏ خواهد بود. بنابراین با استفاده از ساختار پیشنهاد شده ، توانسته ایم سرعت نوشتن و خواندن داده ها را افزایش داده و دقت نگهداری اطلاعات را نسبت به مدارهای مشابه حدود ‏‎2bit‎‏ بالا ببریم. تمامی مدارهای پیشنهادشده دراین پایان نامه توسط نرم افزار‏‎hspice‎‏ در پروسه ‏‎0/5 m cmos‎‏ مشابه سازی شده اند و ‏‎layout‎‏ کلی مدار در آخر پایان نامه ضمیمه شده است.