این پروژه به بررسی روند طراحی و مدل سازی نسخه ای از خانواده ی پردازنده های سری tms320c54x ساخت کارخانه ی texas instruments می پردازد که با به کارگیری ایده های مبتنی بر معیارهای معماری risc بهینه شده است . فصل دوم این پایان نامه به گردآوری مطالب درباره ی پرازنده های سیگنال دیجیتالی می پردازد و کار اصلی در این پروژه از فصل سوم آغاز می گردد. پس از بررسی های به عمل آمده بر روی پردازنده های dsp موجود از شرکت های سازنده ی مختلف ، خانواده ی پردازنده های سری tms320c54x ساخت کارخانه ی ti که پردازنده هایی موفق در انجام پردازش های مورد نیاز در سیستم های مخابراتی و به خصوص مخابرات سیار می باشند، جهت طراحی انتخاب گردیدند. این خانواده با استفاده از مدارک و اسناد قابل دسترسی و ارایه شده توسط کارخانه ی ti که منحصر به مجموعه ی دستورالعمل ها بوده است و با به کارگیری زبان سخت افزاری vhdl در آزمایشگاه مدارها و سیستم های vlsi طراحی و مدل سازی و پس از سنتز و پیاده سازی بر روی fpga flex10k250 اعتبارسنجی گردیده است . روند طراحی، مدل سازی، سنتز و اعتبارسنجی هسته ی مرکزی این پردازنده، uts-dsp، به تفصیل در فصل سوم و چهارم شرح داده شده اند. فصل پنجم به معماری های cisc و risc اختصاص دارد. از آنجایی که این خانواده از پردازنده ها برمبنای معماری cisc طراحی گردیده اند، لذا در بعضی از پیاده سازی های جاری آنها سرعت های بالا حاصل نشده است . با بهره گیری از تجارب به دست آمده در طراحی این پردازنده و با بازنگری مجدد به آن، ساختار دستورالعمل ها، معماری داخلی cpu، هرم حافظه و پیچیدگی و حد کنترل به گونه ای اصلاح گردید تا در کل حجم کمتر و سرعت و راندمان بیشتری حاصل شود. روند اصلاح در طراحی، مدل سازی، سنتز و اعتبارسنجی هسته ی مرکزی پردازنده ی بهینه شده، ruts-dsp، به تفصیل در فصل ششم شرح داده شده اند و در نهایت نتایج به دست آمده از مقایسه دو پردازنده از نظر حجم، سرعت و راندمان در فصل هفتم ارایه گردیده است .