در طراحی سیستمهای بزرگ و پیچیده روش تجزیه و تحلیل داده گرا یا شیءگرا در مقابل روش تجزیه و تحلیل الگوریتمی، نمایی ساختیافته تر و قابل کنترل بیشتر در اختیار طراح می گذارد. این مهم با تحقق مفاهیمی همچون تجرید ، مخفی سازی اطلاعات ، رعغایت ساختار سلسله مراتبی ، ماژولار و پارامتریزه بودن طرح قابل دسترسی است . vhdl به عنوان یک زبان شناخته شده توصیف سخت افزار برای تجزیه و تحلیل الگوریتمی مناسب است ، ولی برای تجزیه و تحلیل شیءگرا ضعیف است . این پایان نامه در ابتدا به طرح مفاهیم و اصول روش مدل کردن شیءگرا می پردازد، سپس به بررسی راه حلهای توسعه vhdl به سمت شیءگرایی می پردازد و در نهایت یک توسعه جدید مطرح می شود. این توسعه با حداقل تغییرات به گونه ای مطرح می شود که در عین تحقق اصول شیءگرایی vhdl را یک زبان همروند نگه دارد و ساختارهای شناخته شده آن تا حد زیادی دست نخورده باقی بماند.