یک شبیه ساز مدارهای الکتریکی و دیجیتالی جهت تحقیق در رفتار مدار پس از طراحی و قبل از مرحله ساخت می باشد. این کار اصولا با مدل کردن یک سیستم، اعمال شرایط محیط به آن عنوان ورودیهای سیستم، و دریافت و مشاهده خروجیهای سیستم صورت می گیرد. دراین پژوهش روشهای آنالیز و شبیه سازی مدارهای دیجیتال مورد بررسی قرار گرفته و در رابطه با یک سیستم شبیه سازی مدارهای منطقی به نام vls که بر روی کامپیوتر ibm پیاده شده است ، توضیح داده می شود. این شبیه ساز با استفاده از الگوریتم زمانبندی رویدادها (event scheduling) نوشته شده و مزیت آن نسبت به دیگر شبیه سازها، بصری بودن این سیستم و نحوه ارتباط محاوره ای (interactive) و سریع با آن است . در آینده می توان ازاین سیستم جهت بررسی مسائل تشخیص و تحمل خرابی و شبیه سازی کشف خطا (fault detection) استفاده نمود.