هدف از این پروژه طراحی، ساخت و اندازه گیری پارامترهای i2l و طراحی و ساخت سلولهای مختلف بوده است . بدین منظور ابتدا محاسبات لازم جهت تعیین مشخصات ویفر تحت پروسه (نوع و میزان ناخالصی لایه های همبافت و زیرپایه و ضخامت لایه هم بافت ) صورت گرفته، سپس نمونه های مختلفی از مدارهای دیجیتالی (به عنوان معکوس کننده ها، نوسان کننده ها، حلقوی و فلیپ فلاپهای d و rs) در نظر گرفته شده و مدارهای آن ها بر اساس تکنولوژی i2l طراحی و شبیه سازی گردید سپس جانمایی هر کدام از این گیتها به تنهایی رسم و در یک فایل کتابخانه ای قرار داده شد. در ادامه ماسکهای لازم برای قرار دادن این سلولها در پروسه ساخت ، طراحی و ساخته شد. در نهایت با آماده نمودن سیستمهای موجود در پروسه ساخت ، جه کار با ویفرهای سه اینچ سلولهای فوق ساخته و سپس تست گردید. پس از برطرف کردن اشکالات موجود در انجام پروسه مرحله ساخت نهایی انجام گردید و سلولهای بهینه i2l آماده گردید. پس از طراحی سلولهای i2l اقدام به طراحی یک مدار تایمر دیجیتالی گردید. پس از طراحی مدار فوق به کمک سلولهای موجود در فایل کتابخانه ای مدار شبیه سازی گردید و پس از حصول از صحت عملکرد مدار اقدام به رسم جانمایی گردید. امید است که در آینده با راه اندازی اتاق تمیز در مرکز تحقیقات و تولید نیمه هادی این مدار مجتمع به مرحله ساخت برسد.

مبدلهای آنالوگ به دیجیتال فوق نمونه برداری بر اساس مدولاسیون سیگما دلتا، دستیابی به دقتهای بالای تبدیل را بدون نیاز به قطعات آنالوگ دقیق و المانهای تنظیم شده میسر ساخته اند. تنوع معماریها و امکان مبادله پارامترهای مختلف در سیستم های سیگما دلتا، چالشهای جدیدی را برای انجام طرحهای بهینه ایجاد کرده است . این بهینه سازی با توجه به جهت گیری نسبت به مجتمع سازی هر چه بیشتر و سازگاری با vlsi-cmos معمولا در راستای افزایش نرخ تبدیل، کاهش توان مصرفی، کاهش سطح تراشه و قابلیت کار با ولتاژ تغذیه کم می باشد. در این تحقیق یک الگوی مناسب برای طراحی بالا به پایین (top-down) مبدلهای سیگما دلتای خازن سوئیچ شده، ارائه شده است . در این راستا یک نمونه مبدل a/d سیگما دلتا که کاربرد زیادی در انواع مختلف کد کننده های باند صحبت دارد برای طراحی و ارائه الگو انتخاب شده است . در مرحله طراحی سیستمی با ملاحظه محدودیت ولتاژ تغذیه، یک ساختار مرتبه دوم مناسب برای پیاده سازی vlsi انتخاب شده و شبیه سازیهای لازم جهت تعیین و برآورد حساسیت عملکرد مدولاتور نسبت به اثرات غیرآرمانی مختلف صورت گرفته است . بر اساس خواسته های طراحی، پارامترها و مشخصات بلوکهای سازنده مختلف استخراج شده و در طراحی مدارهای آنالوگ مورد استفاده قرار گرفته است . در مرحله طراحی مداری، بلوک های سازنده مختلف مانند: انتگرالگیر خازن سوئیچ شده تمام تفاضلی، مقایسه گر لچ شونده، dac یک بیتی و مدار مولد پالس ساعت ، طراحی و توسعه spice شبیه سازی شده اند. بر اساس مشخصه فاز خطی و با توجه کاهش 1:128 مورد نیاز، یک معکاری سه طبقه بصورت sinc-fir-fir برای پیاده سازی فیلتر کاهنده مبدل a/d سیگما دلتا در نظر گرفته شده است . ضرایب طبقات مختلف برای جلوگیری از التقاط فرکانسی و حذف نویز کوانتش خارج باند طراحی شده اند. برای پیاده سازی طبقه fit2 بر اساس کدینگ csd، ایده طراحی یک ساختار قابل برنامه ریزی با مالتی پلکس زمانی ارائه شده که می تواند در انواع مختلف طرحهای a/d سیگما دلتا مورد استفاده قرار گیرد. گیت ها و مدارهای دیجیتالی سازنده فیلتر مانند: جمع کننده، رجیستر، ضرب کننده های موازی و ... طراحی و توسط spice شبیه سازی شده اند. عملکرد سیستم کلی شامل مدولاتور سیگما دلتای آنالوگ و فیلتر دیجیتالی کاهنده توسط midas شبیه سازی شده و نتایج حاصله نشان دهنده محدوده دینامیکی 86.2db (مطابق با یک a/d 14 بیتی)، حداکثر sndr معادل db 81.2 و نرخ نمونه های خروجی khz 8 است .