مدار های بازیابی داده و ساعت مدارهایی هستند که از آنها برای بازیابی داده های ارسالی از طرف فرستنده استفاده می شود. این مدارها دارای گستره کاربرد وسیع و همچنین روشهای طراحی متنوع می باشند. بسته به این که داده ارسالی به صورت گسسته باشد یا پیوسته و همچنین با در نظر گرفتن نحوه اعمال ساعت به گیرنده، می توان ساختار مناسبی را برای مدار بازیابی داده و ساعت انتخاب و پیاده سازی کرد. در این پایان نامه، از ساختار دوحلقه ای مبتنی بر درون یابی فاز برای بازابی داده های پیوسته با زمان استفاده شده است. حلقه اصلی شامل یک حلقه قفل فاز بوده و دارای گستره فرکانس کاری گسترده ای می باشد و حلقه جانبی شامل مدار درونیاب فاز و سیستم فیدبک دیجیتالی می باشد که اطلاعات لازم را برای نمونه برداری مناسب در اختیار تقویت کننده های نمونه بردار قرار می دهد. تقویت کننده های نمونه بردار که در خط مقدم بازیابی قرار دارند، وظیفه مهمی در نمونه برداری مناسب بر عهده دارند و باید تا حد ممکن دارای تاخیر کم باشند. در این رساله از فلیپ فلاپ های مبتنی بر تقویت کننده های نمونه بردار استفاده شده است که از گین بسیار خوبی برخورداراند و تاخیر آنها نسبت به ساختارهای دیگر بسیار کم می باشند. مدار درونیاب فاز قلب حلقه جانبی می باشد. مدار آشکارساز زود/دیر، فیلتر حلقوی دیجیتال و شمارنده بالا/پایین قسمتهای دیجیتال حلقه جانبی را تشکیل می دهند.

مشکل ترین قسمت طراحی مبدل آنالوگ به دیجیتال pipeline مربوط به طراحی طبقات اولیه می شود. بطوریکه می توان گفت که دقت طبقه اول، دقت کل مبدل را تعیین می کند. چیزی که در همه طراحی های انجام شده تا به حال مشترک می باشد، dc gain بالا برای آپ امپ بکار رفته در mdac است (البته در مواردی که از کالیبراسیون استفاده شده، الزامی به بالا بردن بهره حلقه باز آپ امپ دیده نمی شود). همانطور که می دانید با زیاد کردن بهره dc در آپ امپ، سایر مشخصات آن بدتر خواهد شد که از آن جمله می توان به setteling time و پهنای باند اشاره کرد که تاثیر مستقیمی در سرعت کار آپ امپ و در نتیجه mdac خواهند داشت و هرچه mdac سریعتری داشته باشیم، سرعت کل adc بالاتر می رود. هدف از انجام این پایان نامه یافتن راهی است که بدون نیاز به کالیبراسیون، احتیاج به بهره حلقه باز بالای آپ امپ را در مبدل آنالوگ به دیجیتال pipeline تا جای ممکن کاهش دهیم. این پایان نامه در راستای طراحی یک سیستم مناسب برای مبدل آنالوگ به دیجیتال pipeline 12-bit، برای رسیدن به نرخ نمونه برداری 200ms/s در فناوری cmos 0.35 µm انجام گرفته است.

در سیستم های با ولتاژ کم، نمونه گیری به دلیل تضاد بین رنج دینامیک، خطی بودن، سرعت و مصرف توان مشکل می شود. بنابراین بحث دستیابی به توان، سرعت و دقت مطلوب و نیز کاهش خطای آفست و خطای بهره برای این تقویت کننده ها در این پروژه مورد بررسی قرار گرفته است. مدارهای t/h سریع تر در ساختار حلقه باز عمل می کنند، ولی مشکل اساسی ، عدم دقت مطلوب آنهاست. مدارهای t/h با ساختار حلقه بسته می توانند خطینگی بالا را فراهم آورند ولی نیاز به بلوک مداری با بهره بالا مانند اپ امپ سرعت مدار را محدود می کند. در میان همه ی عوامل موثر، عملکرد مدار تعقیب کننده و نگه دار cmos با دقت بالا به تزریق بار و اثر مستقیم کلاک وابسته است. راه حل های متعددی برای غلبه بر این مشکل پیشنهاد شده است. این تکنیک ها شامل حذف آفست با اضافه کردن یک شبکه جبران سازی، مدار نمونه گیر و نگه دار بر پایه اپ امپ سوئیچ شده ، استفاده از ساختار حلقه بسته، ساختار تفاضلی ، حذف بار با استفاده از ترانزیستور mos مجازی (dummy) و استفاده از خازن نگه داری میلری می باشد. از سوی دیگر، سوئیچ های آنالوگ بوت استرپ به طور وسیعی برای عملکرد ریل-ریل سوئیچ در مدارات با ولتاژ کم استفاده می شوند. این مدارات یک تزریق بار ثابت را در رنج کامل ولتاژ تغذیه در ازای اثر مستقیم کلاک وابسته به ورودی نشان می دهند. از آنجایی که بافرهای با فیدبک به طور واضح از پهنای باند محدود ناشی از جبران سازی تقویت کننده رنج می برند، در این کار تنها بافرهای حلقه باز در نظر گرفته شده است. تکنولوژی cmos عموماً فاقد یک بافر حلقه باز ساده مانند امیتر-فالوور در تکنولوژی دوقطبی می باشد. بافر سورس-فالوور ساده از مدولاسیون طول کانال ترانزیستور درایور به عنوان منبع اصلی اعوجاج هارمونیکی رنج می برد. بنابراین یک بافر ساده که خطی بودن بهبودیافته تری را نشان دهد، پیشنهاد شده است

در این پایان نامه یک الگوریتم جدید برای کالیبراسیون آنالوگ در adcهایpipeline multi-bit per stage ارائه شده است. الگوریتم حاضر بر روی یک adc، 12 بیت، که شامل 9 طبقه است، به طوری که طبقه اول 3 بیت، طبقه دوم 2 بیت با یک لول اضافه، طبقات سوم تا هشتم 1.5 بیت و طبقه نهم 2 بیت دیجیتال تولید می کنند. در این روش خطای بهره در طبقات ابتدایی، تشخیص و تصحیح می شوند. کالیبراسیون بر روی 2 طبقه اول که 5 بیت خروجی دارند، انجام می شود. عمل تشخیص خطا بصورت دیجیتالی و تصحیح آن بصورت آنالوگ و بر روی mdac هر طبقه صورت می گیرد. با این روش با وجود خطا، enob از 6.8 تا 11.7 قابل تصحیح می باشد. شبیه سازی ها ثابت می کند که مشخصات دینامیکی و استاتیکی مبدل بهتر می شوند.

3bit از مجموع 12 bit کل adc در طبق? این mdac تولید می شود و برای این منظور از سیستم 2.5bit استفاده شده است که 1bit از 3bit تولید شده صرف error correction می شود و بعد از جمع با بیت طبق? بعد 1bit تولید می کند به همین دلیل مانند 0.5bit عمل می کند. همچنین خطای گین محدود اپ امپ را با استفاده از تغییر نسبت خازن فیدبک به خازن واحد اصلاح می کنیم که در این روش درصدی برای تغییر گین حلقه باز اپ امپ به طوری که موجب خطای غیر مجاز نشود نیز در نظر می گیریم و نیز تغییر نسبت خازن با توجه به دقت مچینگ خازن که قابلیت پشتیبانی برای تولید 10bit را دارد انجام شده است. برای طراحی از تکنولوژی 0.35um digital cmos استفاده شده است.

در این پایان نامه طراحی یک قسمت رادیویی برای یک گیرنده چند استاندارد بررسی شده است. با توجه به وجود چندین فرستنده-گیرنده بر روی یک چیپ, مهمترین چالش در پیاده سازی, تداخل موجود بین این فرستنده-گیرنده ها ارزیابی شده است. افزایش خطینگی قسمت رادیویی, موثرترین راه حل برای کاهش تداخل می تواند باشد, در نتیجه ساختار پایان نامه بر اساس طراحی یک قسمت رادیویی خطی بنا نهاده شده است. در قسمت اول تک تک بلوکهای موجود در یک قسمت رادیویی به شکل مجزا در نظر گرفته شده و سعی در بهبود مشخصات آنها شده است. در این قسمت یک تکنیک برای بهبود نویز و گین تبدیل میکسر های اکتیو ارائه شده است. کاهش نویز میکسر اجازه استفاده از گین کمتر در lna را می دهد که نهایتا باعث بهبود خطینگی قسمت رادیویی می گردد. در ادامه یک فیلتر میان گذر برای کاربردهای if پایین ارائه شده است و رنج دینامیکی آن با بهبود خطینگی فیلتر افرایش داده شده است. فیلتر میان گذر با رنج دینامیکی بالا در ساختار گیرنده if پایین حیاتی بوده و می تواند جایگزین فیلترهای خارج از چیپ باشد. در ادامه یک lna پهن باند که از تکنیک حذف نویز و اعوجاج بهره می گیرد بررسی شده است. چنین تقویت کننده ای می تواند در گیرنده باند وسیع بکار گرفته شود. در نهایت در این بخش از پایان نامه یک lna باند باریک که از تکنیک خطی سازی جمع مشتق برای بهبود خطینگی تقویت کننده بهره می گیرد, ارائه شده است. با توجه به تمایل به حرکت به سمت sdr , در بخش بعدی پایان نامه یک قسمت رادیویی با هدف استفاده در یک sdr برای پیاده سازی استانداردهای مخابراتی موجود در باند فرکانسی mhz 500 تا ghz 3 ارائه شده است. با علم به اینکه مدارهای مدجریان می توانند به خطینگی بالاتری دست پیدا کنند, این قسمت رادیویی بجای تقویت کننده کم نویز و میکسر اکتیو از ترانس کانداکتانس کم نویز و میکسر پسیو استفاده می کند. جریان خروجی میکسر توسط تقویت کننده ترانس امپدانس به ولتاژ تبدیل می شود که تا 3 درجه فیلترینگ نیز انجام می دهد. نتایج شبیه سازی نشان می دهد که خطینگی درجه 3 داخل و خارج از باند قسمت رادیویی برای پیاده سازی چنین گیرنده چند استاندارد, بسیار امیدوار کننده است.

آنچه امروزه شاهد آن هستیم رشد چشمگیر تکنولوژی در حوزه ی بی سیم است. از جمله ابزاری که به خوبی این پیشرفت را نشان می دهد تلفن همراه می باشد. به طور ساده ، هر تلفن همراه یک دستگاه گیرنده-فرستنده می باشد که کارهای زیادی را می توان به کمک آن انجام داد ، از صحبت کردن که مهمترین ویژگی این دستگاه می باشد گرفته تا ارتباط با تلفن های دیگر از طریق بلوتوث و وصل شدن به اینترنت ، همگی با یک گوشی تلفن همراه امروزه امکان پذیر می باشد. یکی از مهمترین مواردی که در این صنعت حائز اهمیت است ساخت تلفن هایی می باشد که قابلیت پشتیبانی استانداردهای بیشتری را داشته باشند. این امر یک موضوع مهم برای طراحان این تلفن های همراه به حساب می آید چراکه افزایش تعداد استانداردها به قیمت بزرگ شدن مساحت تراشه ی بکارگرفته شده در داخل این تلفن ها می باشد. برای حل این مشکل، در سال های اخیر تلاش طراحان بر این بوده است که بخش گیرنده-فرستنده دارای ساختاری قابل تغییر شود یعنی قسمت سخت افزاری آن قابلیت به اشتراک گذاشته شدن برای استانداردهای مختلف را داشته باشد. بدین ترتیب سطح اشغال شده و توان مصرفی کاهش می یابند. ساختارهای مختلفی برای گیرنده ها وجود دارد که از بین آنها ما ساختار zero-if را انتخاب کرده ایم. خود این ساختار دارای قسمت های مختلفی می باشد که می توان به بلوک های lna ، lpf ، agc ، adc و dsp اشاره نمود. از بین این بلوک ها ما به طراحی فیلتر پایین گذر پرداختیم. فیلتر پایین گذر مورد نظر ما یک فیلتر باترورث مرتبه ی سوم است که به صورت gm-c تحقق یافته است. طراحی این فیلتر به گونه ایی بوده است که استانداردهای gsm ، bluetooth و 802.11a پشتیبانی شوند. تکنولوژی بکارگرفته شده برای طراحی این فیلتر تکنولوژی 0.18um cmos می باشد و برای شبیه سازی این فیلتر از نرم افزار hspice استفاده شده است.

در این پایان نامه، با بهره گیری از ویژگی های ترانزیستورset، ساختار جدیدی برای مبدل آنالوگ به دیجیتال مبتنی بر ساختار folding ارائه می شود و با مقایسه بین ساختار پیشنهادی و ساختارهای پیشین مشاهده می شود که فرکانس نمونه برداری بهبود یافته و از طرف دیگر تلفات توانی و تعداد اجزا به کار گرفته شده در ساختار کاهش چشم گیری داشته است. البته با به کار گیری مدار ترکیبی set/cmos در ساختار پیشنهادی شاهد بهتر شدن پارامترهایی چون بهره، ولتاژ کاری و کاهش امپدانس خروجی هستیم، به طوری که می توان این دو ترانزیستور را مکمل هم دانست و در طراحی مدارهای مختلف از ترکیب آن ها استفاده کرد. ضمنا جهت شبیه سازی ترانزیستور set ، نرم افزارهای متعددی وجود داشته که با توجه به استفاده ی مدار ترکیبی set/cmos در ساختار مطرح شده از نرم افزار spice جهت شبیه سازی منحنی های خروجی استفاده کرده ایم. در فصل اول، ساختار و اصول کاری set مورد بررسی قرار گرفته و در فصل دوم، با ارائه ی ساختارهای مختلف adc، ساختار folding را به طور گسترده مورد تحلیل و بررسی قرار داده ایم و سرانجام در فصل سوم، ساختار جدید ی مبتنی بر ترکیب ترانزیستورهای set/cmos که براساس ساختار folding طراحی شده، ارائه ی نموده و با مقایسه ی پارامترهای آن با پارامترهای ساختارهای folding پیشین، برتری های ساختار جدید بیش تر نمایان می شود.

با گسترش روز افزون استانداردهای مختلف بی سیم برای گوشی های تلفن موبایل به نظر می رسد که باید به دنبال راه حلی باشیم که با استفاده از آن بتوانیم تمامی این استانداردهای مختلف را که دارای مشخصات متفاوتی بوده و برای اهداف گوناگونی همچون انتقال داده، صوت، تصویر و ...به کار می روند را پشتیبانی کنیم. که برای اهداف مولتی استاندارد و بی سیم طراحی می شود باید بتواند چندین استاندارد مختلف را به طور همزمان پشتیبانی کند، رنج دینامیکی قابل قبول برای تمامی آنها را فراهم آورد، تا حد امکان توان مصرفی کمی داشته باشد و فضای کمی را در تراشه اشغال کند. برای انجام این کار روش هایی پیشنهاد شده است. از جمله اینکه adc طراحی کنیم که دارای بالاترین قابلیت باشد و بتواند شرایطی که توسط سخت ترین استاندارد تحمیل می شود را بر آورده کند.اما چنین adc توانی که مصرف می کند به شدّت بالا خواهد بود. راه حل دوّمی که پیشنهاد می شود آن است که adc طراحی کنیم که قابلیت تنظیم داشته باشد. به این صورت که برای هر استانداردی که لازم شد بتوان آن را تغییر داد تا با مشخصات مورد نیاز آن استاندارد خاص مطابقت داشته باشد. چنین مبدّل آنالوگ به دیجیتالی را reconfigurable adc می نامند. در این پایان نامه بخش مدولاتور یک adc سیگما-دلتا با ساختار قابل تغییر برای سیستم های بی سیم مولتی استاندارد طراحی خواهد شد. به طور ی که بتواند استاندارد های gsm، bluetooth ، wlan . که در گوشی های موبایل نسل 4 کاربرد خواهد داشت پشتیبانی کند.

در این پایان نامه یک سنتز کننده فرکانسی (به همراه vco ) با توان مصرفی پایین و فرکانس کاری 2.4ghz به عنوان اسیلاتور محلی برای استفاده در گره wsn منطبق بر استاندارد ieee802.15.4/zigbee ارائه شده است. برای کاهش توان مصرفی و هزینه ساخت، سنتز کننده فرکانسی از نوعinteger-n pll (phase locked loop) انتخاب شده است. همچنین یک بلوک شکل دهنده موجی جدید برای استفاده در مدولاتور oqpsk طراحی و پیاده سازی شده است. تمامی مدارات در تکنولوژی 0.18µm tsmc cmos طراحی شده و توسط نرم افزارهایatlab, cadence rf-spectre شبیه سازی شده اند. سنتز کننده فرکانسی طراحی شده، با توان مصرفی کل 5.5mw قادر است تمام مشخصات مورد نیاز برای استاندارد ieee802.15.4/zigbee را تامین کند. همچنین توان مصرفی شکل دهنده موجی برابر 420µw با حذف هارمونیک thd = - 36db در خروجی تفاضلی است.

اخیرا با گسترش استانداردهای مخابراتی نیاز به ادوات مولتی استاندارد افزایش یافته است. در این میان استاندارد ieee802.16 یاwimax به عنوان کاندیدای بعدی برای دسترسی بی سیم باند وسیع (bwa) اعلام شده است. wimax درصدد است با ترکیب نرخ دیتای بالای wlan و حوزه وسیع شبکه های سلولی نسل سوم، قابلیت انتقال و سرعت بالاتری به کاربران ارائه دهد. اما با توجه به تازگی ظهور استاندارد wimax یکی از نیازهای اساسی برای موفقیت این استاندارد وجود چیپ های الکترونیکی ارزان قیمت برای دسترسی عموم است. بنابراین پیاده سازی پروتکل wimax روی تراشه های سیلیکنی اهمیت ویژه ای پیدا می کند. هدف ما در این پایان نامه طراحی بخش پردازنده fec و بلوک های دیجیتال در باندپایه این استاندارد مخابراتی به صورت مدارمجتمع است. برای اجرای این پروژه از روش طراحی بالا به پایین استفاده شده است. پروسه مورد نظر یرای پیاده سازی، پروسه cmos 0.18um می باشد. مراحل اجرای پایان نامه شامل طراحی سیستمی، طراحی و پیاده سازی سخت افزاری و نهایتا تولید layout برای سیستم مورد نظر می باشد نتایج ارایه شده شامل نتایج شبیه سازی بلوک های طراحی شده، نتایج سنتز این بلوک ها در پروسه مورد نظر و ارایه مشخصات layout می باشد.

تنوع کاربرد سیستم های جدید مخابراتی، نیازمند پیاده سازیی هستند که منجر به کارایی بالا و توان مصرفی کمتری شود. نسل های آینده ارتباطات مخابراتی مثل نسل چهارم قول " برقراری دائم ارتباط" را داده اند. بنابراین گیرنده های دیجیتال باید قادر به دریافت داده از چندین استاندارد باشند. گیرنده های مولتی-استاندارد بی سیم برای پشتیبانی استانداردهای مختلف مانند gsm و umts و... مورد نیاز است. گیرنده های مولتی-استاندارد بی سیم باندهای فرکانسی با پهنای باند مختلف را هدایت می کنند، بنابراین باید ساختار تغییرپذیر و تطبیق پذیر داشته باشد. بنابراین مفهوم(sdr) software radio receiver گزینه مناسبی برای طراحی گیرنده های مولتی-استاندارد بی سیم است. در حقیقت استفاده از sdr نیازمند طراحی و پیاده سازی مدارهای الکترونیکی است که بتوانند تابع پذیری مورد نظر را پشتیبانی کند. محدودیت اصلی sdr مسئله دیجیتال سازی سیگنال های رادیویی است. پیشرفت تکنولوژی در مدارهای مجتمع ، راه فشرده سازی و پیاده سازی کارآمد بلوک های دیجیتال روی چیپ های سیلیکنی را فراهم کرده است و این باعث جذب شدن بسیاری از پردازشگرهای سیگنال به سمت دیجیتال شده است. یکی از اصلی ترین اجزای این کاربرد مبدل آنالوگ به دیجیتال سیگما-دلتا است. دلیل استفاده از این نوع مبدل ها هزینه کم ، پهنای باند کوچک ، توان مصرفی پایین و دقت بالای آن است. و هم چنین محدودیت اصلی sdr را بر طرف می کند. یک مبدل آنالوگ سیگما-دلتا ترکیبی از یک قسمت آنالوگ، مدولاتور و قسمت دیجیتالی دسیماتور می باشد. دسیماتور سیگما-دلتا بخش دوم چنین مبدّلی خواهد بود، که پردازش دیجیتال در قسمت دسیماتور انجام می شود. و می تواند دقت مبدل سیگما-دلتا را با کاهش فرکانس افزایش دهد و نویز را کاهش می دهد. هدف از انجام این پایان نامه آنالیز و طراحی دسیماتور سیگما-دلتا با ساختار تغییرپذیر برای گیرنده های بی سیم رادیویی مولتی-استاندارد می باشد. به طوری که بتواند استانداردهای مختلف نسل چهارم موبایل مانند gsm و bluetooth وwlan را پشتیبانی کند. و از فناوری cmos 0.18?m استفاده می شود.

هدف اصلی این مطالعه، بررسی پیاده سازی انواع الگوریتم های شار نوری بر روی نرم افزار و سخت افزار با استفاده از الگوریتم های موجود در بینایی ماشین و پردازش داده های تصویر می باشد. در واقع هدف از پیاده سازی الگوریتم های شار نوری تشخیص حرکت جسم در یک سلسه تصویر متوالی است. از انجا که حجم اطلاعات در پردازش داده های یک تصویر زیاد می باشد، لذا از الگوریتم هایی استفاده شده است که برای پیاده سازی بر روی سخت افزار مناسب و دارای عملکرد خوبی باشند. از جمله الگوریتم هایی که به پیاده سازی انها پرداخته شده است عبارتند از؛ شار نوری به روش lucas_kanade و شار نوری به روش .horn_shunk بنابراین از جمله الگوریتم هایی که در این روش به پیاده سازی ان نیازاست، عملگر کانولوشن می باشد که پیاده سازی انواع ان و مقایسه انها با یکدیگر مورد بررسی قرار گرفته اند. همچنین از دیگر پارامتر هایی که در این روش مورد بررسی قرار گرفته است، انتخاب پنجره ای مناسب برای عملیات کانولوشن و ابعاد ان می باشد. لازم به ذکر است که در این روش با محاسباتی ساده به پیاده سازی الگوریتم فیلتر گوسین به صورت متقارن برای صرفه جویی در اشغال حجم سخت افزار در حوزه ا عداد صحیح پرداخته شده است. از دیگر مواردی که در این روش برای افزایش فرکانس سیستم استفاده شده است، پیاده سازی الگوریتم های تقسیم با استفاده از جداول جستجو بجای استفاده از تقسیم کننده های ترتیبی است.

از زمانی که برای اولین بار استانداردهای شبکه های بی سیم مطرح شدند، روزبروز استانداردهای جدیدتری پیشنهاد می شوند و تنوع بیشتری می یابند. از این استانداردها می توان استانداردهای gsm، gps، umts، bluetooth، wlan و wimax را نام برد. امروزه به جای اینکه برای پشتیبانی از هر استاندارد، یک گیرنده بی سیم مجزا وجود داشته باشد سعی بر طراحی گیرنده ای است که بتواند چندین استاندارد مختلف را پشتیبانی کند یعنی مولتی استاندارد باشد. با این روش می توان در توان مصرفی و فضای اشغال شده صرفه جویی کرد. همچنین با به اشتراک گذاشتن بعضی از قسمت های مداری گیرنده برای استانداردهای مختلف، به نحوی که بتواند سخت ترین استاندارد را پشتیبانی کند می توان گیرنده مولتی استاندارد بی سیم با ساختار تغییرپذیر بدست آورد و با این روش توان مصرفی کاهش می یابد. گیرنده مذکور دارای بخش های مختلفی از قبیل lna، mixer، تقویت کننده با گین قابل کنترل، فیلتر، adc و ... می باشد. در این رساله، هدف طراحی تقویت کننده ای با گین قابل کنترل برای گیرنده های بی سیم مولتی استاندارد با ساختار تغییرپذیر می باشد که بتواند استانداردهایgsm ، bluetooth و wlan را پشتیبانی کرده و رنج دینامیکی قابل قبول، کمترین توان مصرفی و حداقل فضای اشغال شده در تراشه را داشته باشد.

بازشناسی ارقام دست نویس یکی از مسائل مهم در بازشناسی الگو است. در زمینهی تشخیص ارقام دست-نویس فارسی در دو حوزه ی روش های استخراج ویژگی و استفاده از طبقه بندها تحقیقات زیادی صورت گرفته است. انتخاب روش استخراج ویژگی به عنوان مهم ترین عامل در بازشناسی الگو و به منظورکاهش ابعاد داده-های ورودی مطرح است. هدف از این پایان نامه طراحی و پیاده سازی یک کار برد خاص از شبکه های عصبی و پیاده سازی آن بر روی fpga می باشد . از شبکه های عصبی پیچیده برای پیاده سازی توابع پیچیده در زمینه های مختلف از جمله تشخیص الگو ، تشخیص هویت ، طبقه بندی، پردازش صحبت و تصویر و سیستم های کنترلی استفاده می شود. ما سعی کردیم یکی از زیر شاخه های بازشناسی الگوکه سامانه بازشناسی ارقام وحروف دست-نوشته است،روی fpga پیاده سازی نماییم. این کار با استفاده از زبان های برنامه نویسی سخت افزاری نظیر verilog صورت می گیرد. در این پروژه روشی مناسب در جهت بهبود عملکرد شبکه عصبی در جهت کاهش حجم سخت افزاری در شناسایی الگوی مورد نظر(بازشناسی ارقام دست نوشته فارسی) با زمان اجرای کم ارائه شده است . جهت کاهش میزان حجم سخت افزار و کاهش تعداد واحد های ضرب کننده ی مورد نیاز و منابع سخت افزاری روش تسهیم بندی لایه ای [48]، استفاده می کنیم . بر اساس این روش، لا یه ای که بیشترین تعداد نورون را دارد ملاک قرارگرفته و واحد ها و منابع سخت افزاری به تعداد مورد نیاز آن لایه انتخاب می شود . سپس، توسط کنترل کننده ی سخت افزاری طراحی شده مخصوص عملیات تسهیم لایه ای در هر مرحله پردازشی، یک لایه به ترتیب از ورودی تا خروجی روی واحدها پیاده سازی می شود.

ارتباطات بی سیم برد کوتاه با توان مصرفی پایین، بیشترین تقاضا را بین همه ارتباطات بی سیم دارا است. دستگاه های ارتباطی که بتوانند با یک باتری، بدون نیاز به تعویض آن، به مدت چندین سال به کار خود ادامه دهند، می توانند پیاده سازی کاریرد هایی که در آن ها تعویض باتری غیر ممکن یا بسیار گران است را امکان پذیر سازند. استاندارد ieee 802.15.4/zigbee برای پوشش کاربرد هایی با توان مصرفی پایین و همچنین هزینه نهایی ساخت ارزان، به عرصه تکنولوژی عرضه شده است ؛ بطوری که به علت مدت عملکرد کوتاه این دستگاه هادر زمان روشن بودنشان، که کمتر از 1% می باشد، منبع تغذیه این دستگاه ها سال ها عمر می کند[1] . .امروزه روند طراحی و ساخت این دستگاه ها به سمت یک سیستم روی چیپ ،شامل قسمت-های آنالوگ و دیجیتال سوق پیدا کرده است.پردازنده ی باند پایه یکی از قسمت های مهم فرستنده-گیرنده ی ieee802.15.4/zigbee می باشد که به صورت آنالوگ یا دیجیتال پیاده سازی می شود. در این پایان نامه یک پردازنده ی باند پایه دیجیتال با پیچیدگی بسیار پایین برای این فرستنده-گیرتده در فرکانس 2.45ghz ارائه شده است که عملکرد خوبی در مقابل سایر کارهای انجام شده دارد.پردازتده ارائه شده دارای حجم سخت افزاری بسیار پایینی می باشد و در پیاده سازی سخت افزاری آن از تکنیک های کاهش توان استفاده شده است و می تواند در snr=6.8db به per=1% برسد. این پردازنده ابتدا در نرم افزار matlab و سپس توسط کد verilog به صورت سخت افزاری روی fpga مدل stratix پیاده سازی شده است. همچنین قابل layout وساخت در تکنولوژی 0.18um می باشد.

یکی از زمینه های جذاب و نسبتا جدید در زمینه ارتباطات بی سیم، طراحی پایانه مخابراتی با قابلیت کارکرد همه گیر است. ابزاری که کارهای مختلف ارتباطی را در نقاط مختلف جهان انجام دهد. برای دست یابی به این امر باید فرستنده-گیرنده هایی انعطاف پذیر با قابلیت ساخت در تکنولوژی های مجتمع سازی رایج مانند cmos و bicmos طراحی کرد، که قابلیت پشتیبانی از استانداردهای مختلف را دارا باشند. ساختار گیرنده ی رادیویی آنالوگ شامل تقویت کننده ی کم نویز، میکسر، فیلتر، و نوسان ساز (vco) است. هر کدام از این بلوک ها مشخصه های طراحی مربوط به خود را دارا می باشند. میکسر در گیرنده ها به عنوان طبقه ی دوم بعد از تقویت کننده ی کم نویز (lna) قرار می گیرد. سیگنال تقویت شده توسط lna برای انتقال به فرکانس های پایین (حوالی dc) وارد میکسر می شود. طبقه ی میکسر باید خطیت مطلوبی را دارا باشد. vco نیز به عنوان قسمتی از بلوک تولید کننده ی نوسان، یکی دیگر از ورودی های میکسر را تشکیل می-دهد.کارهای گسترده ای در زمینه ی طراحی بلوک میکسر انجام شده و چالش های متفاوتی برای طراحی وجود دارد. در نهایت حرکت به سمت بلوک هایی با توان، مساحت ونویز تولیدی کمتر وخطیت بالاتر برای ما مطلوب تر می باشد. در این پایاننامه یک میکسر پهن باند فعال برای استانداردهای بی سیم طراحی شده است. این استانداردها شامل ieee802.11a/b، umts، gps،pcs1900 ، bluetooth و uwb هستند. میکسر، در پروسه µm18/0 rf cmos با استفاده از نرم افزار ads شبیه سازی شده است

بدلیل پردازش آسان سیگنالهای دیجیتال نیاز است تا سیگنالهای آنالوگ(سیگنالهای واقعی) به سیگنالهای دیجیتال تبدیل شوند که این کار توسط مبدل آنالوگ به دیجیتال انجام می پذیرد. یک مبدل آنالوگ به دیجیتال در واقع گلوگاه یک سیستم مد-مشترک به حساب می آید که وظیفه تبدیل سیگنالهای آنالوگ به سیگنالهای دیجیتال را دارد.اکثر سیستمهای مد-مشترک که با پهنای باند فرکانسی کمتری کار می کنند مثلآ قسمت گیرنده یک موبایل از مبدل های آنالوگ به دیجیتال های سیگما دلتا استفاده می کنند.این نوع از مبدل ها به دلیل نرخ نمونه برداری خیلی زیاد قابلیت حذف سیگنالهای خارج از باند مورد نظر و همچنین جلوگیری از تا شدن آنها بعد از عمل نمونه برداری به داخل پهنای باند مورد نظر را دارند. همچنین این نوع مبدل ها رنج دینامیکی خوبی در پهنای باند مورد نظر می دهند.عمومآ مبدل های سیگما دلتا از دو قسمت آنالوگ (مدولاتور) و دیجیتال (دسیماتور) تشکیل می شوند که بیشترین چالش طراحان در قسمت آنالوگ آن می-باشد. دراین پایان نامه یک مدولاتور سیگما دلتا با پهنای 20mhz مورد نیاز و دقت ده بیت با توان مصرفی پائین که می تواند در سیستمهایی که پروتکل وای-مکس را ساپورت می کنند به کار گرفته شود طراحی می شود.

در این پایان نامه سه نوع ضرب کننده مختلف بررسی شده است. 1-ضرب کننده baugh-wooley بررسی شد بعد مدار self-time مربوطه طراحی شده و در این ضرب کننده استفاده شد که در نتیجه سرعت مدار بالا رفته و توان مصرفی کاهش یافت. 2-ضرب کننده serial بررسی شد،مدار شیفت به آن اضافه شد و در نهایت درخت wallace جهت کاهش سیکل مدار استفاده شد که در نتیجه سرعت مدار افزایش یافت. 3-ضرب کننده modular بررسی شد که با بکارگیری درخت wallace سرعت مدار افزایش یافت. تمامی ساختارها در تکنولوژی 180nm طراحی و با نرم افزار cadence و assura لی اوت زده شده و پارامتر های پارازیتی جهت محاسبه سرعت و توان از نرم افزار h-spice استفاده شده است.

lna که به صورت دو– بهره ای طراحی شده است ، دارای گین های db 39.4و db 0.5- بوده و nf آن db 0.7 و دارای تطبیق امپدانسی بسیار خوب با s_11=-34db می باشد . میکسرهای غیر فعال بدون استفاده از بافرهای lo طراحی شده اند ،که خو د به میزان بسیار زیادی موجب صرفه جوئی در مصرف توان شده ، و در عین حال عملکرد آنها از بسیاری از میکسرهای راه اندازی شده با بافر هم بهتر است . iip3 این میکسر dbm 14.4 و p1db آن dbm 5.6 می باشد .

در این پایان نامه هدف، بررسی ، انتخاب و پیاده سازی الگوریتم توربو کدینگ بر روی تراشه های قابل برنامه ریزی میباشد. توربو کدها از زمان معرفی آنها به عنوان یک کد تصحیح خطا ی پیشرو، مورد توجه بوده اند . به دلیل قدرت اجرایی بالای توربو کدها ، آنها توسط استانداردهای مختلفی مانند 3gpp به عنوان یک طرح کدینگ کانال مورد استفاده قرار گرفته اند. توربوکدها تکنیک کدینگ کانال قدرتمندی را برای نسل بعدی ارتباطات ارائه می دهند و پژوهشهای زیادی برای پیدا کردن روش مناسب جهت پیاده سازی توربوکدها انجام گرفته است و با روشهای مختلف سعی در بهینه سازی عمل پیاده سازی کرده اند و مواردی همچون نرخ خطای بیت، زمان تاخیر و سرعت محاسبات را بهبود داده اند.

در این پروژه روش جدیدی برای تشخیص اطلاعات ترافیکی درون شهری پیشنهاد داده شده است که بر اساس ترکیبی از شبکه vanet و سیستم های ترافیکی معمول می باشد. برای این منظور هم از ارتباطات مابین خودرویی ivc و هم از ارتباطات بین خودرو و ساختارهای ثابت vrc استفاده می گردد. در این حالت حسگرهای ثابت علاوه بر اینکه وظایف پیشین خود را بر عهده دارند، با نصب ماجول هایی بر روی آنها در حقیقت به صورت گره ای از شبکه vanet نیز در می آیند. این حالت هم برای سیستم vanet مسیریابی و نشر اطلاعات در بین گره ها را تسهیل می نماید و هم با اتصال این دو سیستم به هم برای سیستم vanet امکان استفاده از اطلاعات ترافیکی بدست آمده از شبکه حسگرهای ثابت و برای سیستم اطلاع رسانی ترافیک سنتی امکان استفاده از اطلاعات ترافیکی بدست آمده از سیستم vanet را فراهم می آورد. معیار به کار رفته برای وجود یا عدم وجود تراکم ترافیک در مسیر سرعت متوسط خودرو بر پایه الگوی ثابت تراکم ترافیک می باشد. تابع هزینه مناسب بر اساس پارامترهایی چون زمان سفر، مصرف سوخت، آلایندگی محیط زیست و کلاس مسیر معرفی شده است که برخی از پارامترها همچون عدم قطعیت برای اولین بار در مسائل مسیریابی با استفاده از داده های ترافیکی به کار رفته است. با در نظر گرفتن عواملی چون منسوخ شدن اطلاعات ترافیکی و وجود تاخیر در تقاطع ها، هزینه به صورت هزینه واقعی مسیر برای استفاده کاربردی در آمده است. با توجه به محدودیت های محاسباتی و زمانی مساله و لزوم بهینه بودن و همچنین با توجه به دینامیکی بودن مساله الگوریتم مسیریابی a* پیشنهاد و بر روی داده های واقعی قسمتی از شهر تبریز پیاده سازی شده است. پارامترهای مختلف در تابع هزینه و تاثیر این پارامترها در مساله مسیریابی درون شهری بر حسب فرضیاتی که در انواع مساله در نظر گرفته شده است در شش نوع مورد ارزیابی قرار گرفته ، که پارامترهایی چون طول مسیر، زمان سفر ، تراکم ترافیک در مسیر، تاخیر در تقاطع، وجود موانع و مصرف سوخت و آلایندگی محیط مورد بررسی قرار گرفته اند.

در این رساله یک سنسور تصویر cmos هوشمند جهت استفاده در درون کپسولهای آندوسکوپی بی سیم wce طراحی و تشریح شده است. معماری پیشنهادی با فراهم ساختن امکان پردازش تصاویر در داخل کپسول آندوسکوپی بی سیم، از ارسال تصاویر بدون اطلاعات توسط مدار rf جلوگیری بعمل آورده و توان مصرفی را بشدت کاهش می-دهد. این تکنیک علاوه بر کاهش توان مصرفی موجبات تشخیص بلادرنگ (real-time) بیماری را امکان پذیر می-سازد. این عملکرد در تحقق نسلهای بعدی کپسولهای آندوسکوپی بی سیم که دارای اندامهای رباتیک خواهند بود می تواند تابع تعیین کننده ای بشمار آید. جهت پیاده سازی سنسور تصویر cmos از ساختار مد جریانی پیکسل فعال aps استفاده شده است. برخلاف ساختارهای مرسوم در این رساله یک روش جدید جهت پیاده سازی مد جریانی پیکسلها ارایه شده است. ساختار پیشنهادی با تمرکز بر اهمیت رنگ قرمز در تشخیص بیماریهای خونی، دارای حساسیت بالا و crosstalk بسیار پایین می باشد. ساختار فتودیود pd پیشنهادی با استفاده از خاصیت چاه دفن شده (deep n-well) تحقق پیدا کرده است. این ساختار برای اولین بار در پروسه استاندار cmos ارایه شده و نتایج بسیار مطلوبی در مقایسه با معماری های مرسوم از خود نشان داده است. جهت هوشمند سازی سنسور تصویر از پردازش محلی در هر پیکسل بهره گرفته شده است. هر پیکسل مجهز به مدار drs جهت حذف نویز و offset بوده و خروجی جریان آنها براحتی امکان جمع و تفریق مقادیر پیکسلها را مهیا می سازد. دو کنترلر عصبی- فازی مرسوم به anfis وظیفه جستجو و پردازش تصاویر حاصل از پیکسلها را بر عهده دارند. هر anfis ، 427 ناحیه در هر تصویر را جهت یافتن بیماری و عارضه پردازش نموده و سپس در مورد مشکوک و غیر مشکوک به بیماری بودن هر تصویر اعلام نظر می نماید. در این صورت تنها تصاویری جهت ارسال در اختیار مدار rf قرار می گیرند که مشکوک به بیماری باشند. تمامی بلوکهای ذکر شده در پروسه استاندارد 0.18µm1p6m cmos-rf tsmc طراحی و پیاده سازی شده اند. جهت شبیه سازی خواص اپتوالکترونیکی pd پیشنهادی، ساختار ارایه شده، توسط نرم افزار سیلواکو silvaco tcad شبیه سازی شده و اطلاعات مداری آن به نرم افزار hspice الحاق شده است. layout مدارات و pd ها توسط نرم افزار cadence تحقق یافته و پس از استخراج پارامترهای پارازیتیکی توسط نرم افزار assura ، جهت شبیه سازی نهایی به محیطhspice اضافه گردیده اند. توان مصرفی سنسور تصویر پیشنهادی فقط 338 میکرووات حاصل گشته است که در مقایسه با ساختارهای مرسوم تقریباً به 0.1 رسیده است. فضای اشغالی بر روی تراشه 5.53×5.53 mm2 بدست آمده است و این در حالیست که سنسور تصویر دارای ضریب پوشش fill- factor در حدود 24 درصد می باشد.

افزایش پهنای باند سیگنال روشی مستقیم برای انتقال اطلاعات با نرخ بالا درفرستنده و گیرنده های رادیویی می باشد؛ سیستم باند بسیارعریض به تکنولوژی رادیویی اطلاق می شود که درسطوح انرژی و مصرف توان پایین وبرای ارتباطات در رنج کوتاه و پهنای باند وسیع با استفاده از طیف فرکانسی عریض در نظر گرفته شده است و با افزایش تقاضا برای ارتباط بی سیم در رنج کوتاه و نرخ انتقال اطلاعات بالا این تکنولوژی با هدف نرخ انتقال تا حدود 480 مگا بایت در ثانیه در رنج 10 متر گسترده تر می شود؛ این نوع سیستم برای کار در پهنای باند 500 مگاهرتز و بیشتر از ان در نظر گرفته شده است که باید قابلیت به اشتراک گزاری باند با سایر کاربرهای باند باریک را داشته باشد؛ به این منظور کمیته fcc از سال 2002 استفاده غیر رسمی از uwb را در رنج3.1 تا 10.6 گیگاهرتز محدود کرده است؛ بنابراین uwb به صورت واضح نسبت به شبکه های محلی بی سیم مانند بلوتوث و zigbee بسیار پر سرعت تر است و کاربردهای آن در زمینه هایی از جمله تصویر برداری (رنج طولانی-نرخ انتقال پایین) و مسیر یابی ورادار و سیستم های حسگر و اندازه گیری و... می باشد. به دلیل تامین پهنای باند بالا در سیستم، مشکل تداخل باند های باریک جانبی، طراحی را به خصوص برای مدارات باند پایه و از جمله بلوک تقویت کننده با بهره متغیربا چالش مهم خطینگی روبرو می سازد. در این پایان نامه طراحی بلوک vga برای کاربردهای باند بسیار عریض برای گیرنده uwb-ofdm با هدف تامین خطینگی مطلوب و سایر مشخصات لازم یرای طراحی این بلوک در گیرنده ذکر شده انجام گرفته است؛ شبیه سازی و رسم layout این بلوک در تکنولوژی0.18um tsmc cmos توسط نرم افزار rf-spectre cadence انجام گرفته است به نحوی که ساختار جدید ارائه شده نیازمندی های مطلوب بلوک مدنظر از جمله خطینگی بالا را با مصرف حداقل توان ممکن از ولتاژ تغذیه 1.8 ولت تامین نماید.

در فوریه 2002 میلادی برای اولین بار توسط کمیسیون مرکزی مخابرات، باند فرکانسی3.1-10.6ghz به مخابرات uwb اختصاص داده شد. از آن پس دنیای سیستم های با پهنای باند بسیار عریض، به سرعت وارد تغییر و تحول شد. ویژگیهای جذاب این سیستم ها از جمله نرخ انتقال بسیار بالا و ظرفیت کانال بالا به دلیل پهنای باند فوق العاده زیاد، برای طراحان جالب توجه بود و از آن پس روزبروز به گسترش این استاندارد و طراحی سیستم های آن پرداخته شد. در این پایان نامه هدف، طراحی بلوک تقویت کننده کم نویز برای گیرنده های uwb است. در یک بلوک تقویت کننده کم نویز باید بتوان چالش های زیادی را میان نویز بهینه، بهره، توان مصرفی، تطبیق امپدانس ورودی و خطینگی حل کرد و زمانی که قرار باشد این تقویت کننده کم نویز درپهنای باند چندین گیگاهرتز کارکند، حل این چالش ها به مراتب سخت تر خواهد شد. برای طراحی تقویت کننده های کم نویز با پهنای باند بسیار عریض، از ساختارهای مختلفی استفاده می شود، که از جمله مشهورترین آن ها ساختارهای سورس مشترک و گیت مشترک در ورودی است. هرکدام از این ساختارها مزایای و معایب مربوط به خود را دارند. نویز پایین و امکان دسترسی به بهره بالا در ساختار سورس مشترک از مزایای این ساختار است اما وابستگی نویز به فرکانس جزو چالش های اصلی در طراحی lna با این طبقه در ورودی است. ما در این پایان نامه از ساختار گیت مشترک و ترکیب کسکود استفاده کردیم. ساختار گیت مشترک نویز مینیمم بیشتری دارد اما وابستگی نویز به فرکانس کمتری دارد. از سوی دیگر تطبیق امپدانس بسیار عریض در ورودی، با این ساختار براحتی بدست می آید. ما در این پایان نامه پس از طراحی ساختار کسکود، به اعمال تکنیک افزایش هدایت انتقالی، روی این ساختار پرداخته ایم و نویز این تقویت کننده را کاهش دادیم. این پایان نامه در تکنولوژی 0.18um tsmc در نرم افزار spectre rf طراحی شده و سپس layout مربوط به طرح نیز در همین نرم افزار در محیط cadence رسم شده است.

از زمانی که سیستم های پردازشگر دیجیتال مطرح شده اند این مساله نیز به همراه آن مطرح بوده که چگونه می توان یک سیگنال آنالوگ را جهت استفاده در سیستم دیجیتال، به سیگنال دیجیتال تبدیل نمود و به طور متقابل، چگونه می توان سیگنال دیجیتال پردازش شده را به سیگنال آنالوگ تبدیل کرد. در اینجا بود که ضرورت ساخت مبدل های آنالوگ به دیجیتال و دیجیتال به آنالوگ احساس شد و انواع مختلفی از این مبدل ها معرفی گردید. ارائه طرح های جدید و ایده های نو به منظور بهبود کیفیت این مدارها تا به امروز ادامه دارد. با توجه به اینکه تمامی سیگنال های موجود در طبیعت به صورت آنالوگ هستند به نظر می رسد تا زمانی که سیگنال های دیجیتال وجود داشته باشند، این مبدل ها به پیشرفت خود ادامه خواهند داد. افزایش روزافزون کاربرد مبدل های آنالوگ به دیجیتال، باعث شده تا اکثر مهندسین طراح مدار تلاش خود را در مسیر دستیابی به مبدل هایی با سرعت و دقت بالا قرار دهند. لذا دست یابی به مبدل های سریع و کم توان که دارای دقت بالا و خطای کمتری اعم از خطای بهره، خطای افست و.... ضروری می نماید. بخش sample and hold نخستین بخش یک مبدل آنالوگ به دیجیتال pipeline است وظیفه اصلی آن نمونه برداری و نگهداری سیگنال آنالوگ ورودی تا زمان تبدیل آن سیگنال به دیجیتال در طبقه اول می باشد. در این پایان نامه هدف طراحی یک بلوک sample and hold برای یک مبدل آنالوگ به دیجیتال 10 بیتmsps300 می باشد. برای دست یابی به این نرخ نمونه برداری و دقت از یک معماریsample and hold حلقه باز استفاده کرده ایم. نتایج شبیه سازی مینیمم نرخ خطینگی 11.12 بیت وsndr برابر با db68.7 نشان می دهد.

در این پایان نامه سیستم mdac ای را که خطینگی لازم برای کار در طبقه اول یک مبدل آنالوگ به دیجیتال خط لوله ای را داشته باشد،طراحی شده است.ماکزیمم سرعت نمونه برداری در آن سیصد میلیون نمونه در ثانیه است و رزولوشن مبدل خط لوله ای این mdac ده بیت می باشد.طبقه اول این مبدل دو بیت تولید خواهد کرد که نیم بیت از آن برای تصحیح خطای دیجیتالی استفاده می شود. پس mdac مورد نظر با ساختار 1.5 بیتی طراحی شده است.همچنین خطای دیجیتالی بهره محدود تقویت کننده را با استفاده از تنظیم نسبت خازنهای فیدبک اصلاح کرده ایم. در این روش خطای بهره حلقه باز باید تغییرات محدودی داشته باشد تا خطینگی بلوک mdac کم نشود.بنابراین طراحی تقویت کننده با خطای بهره محدود حلقه باز یکی از چالش های مورد نظر در این پایان نامه است.برای طراحی از تکنولوژی 180nm cmos استفاده شده است که شبیه سازیهای مدار در محیط hspice صورت گرفته است.

مبدل های ولتاژ به ولتاژ جریان مستقیم که با نام تنظیم کننده های ولتاژ کلیدزنی نیز شناخته می شوند، یکی از اجزای اصلی بخش مدیریت توان هستند. نقش این مبدل ها مهیا کردن ولتاژ خروجی ثابت و صاف برای انتقال توان به ادوات الکترونیکی است. از آنجایی که در برخی از نقاط مدار مجتمع نیاز به کاهش و یا تقویت ولتاژ است و با در نظر گرفتن این که معمولاً نمی توان جریان نقطه مورد نظر را تغییر داد، روی کاهش یا تقویت ولتاژ کار می شود تا به توان مطلوب رسید. ایده طراحی مبدل های ولتاژ به ولتاژ جریان مستقیم از اینجا نشأت می گیرد. در واقع مبدل ولتاژ به ولتاژ جریان مستقیم به منظور تأمین تغذیه قسمت های مختلف داخل مدار مجتمع در محدوده ای مشخص از توان الکتریکی مورد استفاده قرار می گیرد. نمونه بارز استفاده از این مبدل ها در تلفن های همراه، تبلت ها و سایر ادوات الکترونیکی قابل حمل می باشد. در این پایان نامه مبدل ولتاژ به ولتاژ جریان مستقیم کلیدی-خازنی کاهشی با نسبت 2:1 و با تکنولوژی 180 nm standard cmos طراحی شده و در مدارهای کم توان کاربرد دارد. دلیل طراحی بر اساس مبدل های کلیدی-خازنی در این طراحی، اندازه کوچک تر این نوع مبدل ها نسبت به مبدل های ولتاژ به ولتاژ جریان مستقیم نوع کلیدی- مغناطیسی و بازده بالای آن ها نسبت به مبدل های خطی با افت ولتاژ نسبتاً بزرگ (حدود 1 ولت) است. در مبدل ارائه شده، ولتاژ 1.8 ولت ورودی به ولتاژ 0.8 ولت خروجی تبدیل شده و جریان 50 میلی آمپر به بار تحویل داده می شود. همچنین در طراحی این مبدل سعی شده است با افزایش فرکانس کلیدزنی، ریپل ولتاژ خروجی زیر 25 میلی ولت نگه داشته شود تا در خروجی ولتاژ (و در نتیجه جریان) ثابت و صافی داشته باشیم.

نوسان ساز ها جزء لا ینفک بسیاری از سیستم های الکترونیکی هستند. کاربرد های آنها تولید ساعت در ریزپردازنده ها تا سنتز فرکانس حامل در تلفن های سلولی را در بر می گیرد که نیاز به توپولوژیهای متفاوتی از نوسان ساز ها با درجات متفاوتی از کارایی دارند.طراحی نوسان ساز مقاوم و کارا در فناوری cmos جزء مسائل جالب است.معمولا نوسان ساز ها را در یک حلقه ی قفل فاز(pll) بکار می برند با توجه به کاربرد pll ، بحث مصرف توان و اشغال مساحت کمتر ودر نتیجه هز ینه کمتر از دغدغه های اساسی در راستای طراحی pll ها می باشد. phase locked loop ( حلقه قفل شده فاز ) یک بلوک اصلی در تمام مدارهای سریع دیجیتال و آنالوگ می-باشد برای مثال در a/d، فرستنده گیرنده، cpu و غیره استفاده می شود. pll برای تولید کلاک یا بازیابی کلاک از داده ها مورد استفاده قرار می گیرد. اسیلاتور کنترل شده با ولتاژ قلب pll می باشد که عملکرد آن تاثیر قوی روی pll دارد. vco دارای دو ساختار عمده است: ring vco و lc vco . lc vco کارایی خوبی در phase noise (نویز فاز) و مصرف توان کمتری دارد ولی به تراشه (chip) با مساحت بزرگتری نیاز دارد. همچنین پهنای محدوده فرکانس آن باریک می باشد. به علاوه ساختار آن بسیار پیچیده است. در مقایسه با lc vco ، ring vco ،phase noise بدتری دارد؛ اما محدوده فرکانس خروجی آن عریض تر می باشد. همچنین تراشه با مساحت کوچک نیاز داشته، مصرف توان کمتری دارد و ساختار آن بسیار ساده می باشد با توجه به این که عمده توان مصرفی pll ها در vco مصرف می شود بحث کاهش توان vco از اهمیت بالایی بر خوردار است همچنین استفاده از نوسان ساز حلقوی به دلیل نداشتن سلف در سا ختار داخلی اش مشکل اشغال فضای اضا فی و هزینه بیشتر را حل می کند . هدف از انجام این پایان نامه طراحی یک ring oscillator با نویز فاز وتوان مصرفی پایین می باشد که از نظر مساحت اشغالی نیز فضای کمتری را گرفته و برای استفاده در استاندارد ieee 802.15.4/zigbee به کار می رود. در این پا یان نامه سعی بر این خواهد بود که با توجه به روش های مختلف تا حد امکان فضای اشغالی و توان مصرفی این بخش بدون تاثیر نامطلوب بر عملکرد کل سیستم کاهش یابد و نویز فاز کمتری نسبت به کار های مشابه داشته باشد در نهایت این نو سان ساز با تکنولوژی 0.18u توسط نرم افزار cadence، پیاده سازی و layout خواهد شد.

عنوان این پروژه طراحی سنتزکننده فرکانسی برمبنای مدولاسیون نوع مستقیم برای استاندارد zigbee می باشد که از دو بخش طراحی fractional-n pll و پیاده سازی مدولاسیون مستقیم با آن تشکیل شده است. با انجام مدولاسیون مستقیم به وسیله سنتزکننده می توان حداقل بلوک میکسر در مسیر ارسال داده ی یک گیرنده - فرستنده ی رادیویی را حذف کرد که این امر باعث کاهش توان مصرفی و فضای اشغالی سیستم می شود. سنتزکننده طراحی شده در این پروژه مشخصات مورد نیاز استاندارد zigbee را کاملاً برآورده می کند. از این گذشته ، با معرفی یک ساختار جدید برای پیاده-سازی تقسیم کننده فرکانسی ، توان مصرفی این بلوک را به میزان قابل توجهی کاهش دادیم. علاوه بر آن با بهینه سازی بلوکهای دیگر موفق شدیم توان مصرفی سیستم را به حدود 4.8 mw کاهش دهیم. برای پیاده سازی مدولاسیون مستقیم از تکنیک تزریق جریان آفست به فیلتر استفاده کرده و موفق شدیم به نرخ داده ی 714 kbps برسیم.

از آغاز هزاره ‏ی سوم، شبکه های حسگر بی سیم از جنبه های تحقیقاتی و صنعتی موردتوجه بسیاری قرارگرفته اند. به طورکلیwsn ها به صورت شبکه ای از گره های حسگر تعریف می شوند که می توانند با همکاری همدیگر اطلاعات محیطی را حس کنند و حتی ممکن است با بکارگیری تعامل مابین اشخاص، کامپیوترها و محیط زیست، محیطی را تحت کنترل داشته باشند. این حسگرها قادرند تحت استانداردهای مختلفی با یکدیگر ارتباط برقرار کنند. از آنجایی که مصرف انرژی در حسگرهای بی سیم از مهمترین مسائل محسوب می شود و طول عمر مفید شبکه نیز به همین امر بستگی دارد، بنابراین استاندارد zigbee با هدف سادگی هر چه بیشتر شبکه، نرخ انتقال اطلاعات پایین و برد انتقال کم به منظور رسیدن به توان مصرفی خیلی پایین طراحی شده است به طوری که گره ها بتوانند به مدت چندین سال بدون نیاز به تعویض باتری کار کنند. در این پایاننامه هدف، طراحی بلوک تقویت کننده ی کم نویز کم توان با کاربرد در شبکه های حسگر بی سیم می باشد. تطبیق امپدانس مناسب در ورودی و خروجی تقویت کننده، نویز‏فیگر پائین، خط‏سانی خوب و نیز بهره ی معقول تقویت کننده به همراه مصرف توان پائین آن از چالش های مهم طراحی بلوک تقویت کننده ی کم نویز به شمار می روند که جزء اهداف ما در این طراحی می باشند. همچنین کاهش سلف‏ها در طراحی باعث کاهش سطح اشغال شده توسط تراشه و درنتیجه کاهش هزینه ی ساخت می گردد. که در کنار توان مصرفی کم، یکی از مهمترین چالش های طراحی گره های حسگر بی سیم می باشد؛ و در این پروژه نیز مورد توجه خواهد بود. اکثر تقویت کننده های کم نویز بر پایه ی دو ساختار اساسی گیت مشترک و سورس مشترک طراحی می شوند که هرکدام مزایا و معایب خاص خود را دارند. تقویت کننده ی گیت مشترک به دلیل بهره ی طبقه ی ورودی کمتر، نسبت به تقویت کننده ی سورس مشترک دارای خطینگی بهتری می باشد. همچنین امکان دسترسی به ترمینال گیت در ساختارهای گیت مشترک و اعمال سیگنال به این نود با استفاده از تکنیک gm-boost این ساختارها را برای کاربردهای کم توان مناسب می کند. ما در این پایاننامه از ساختار گیت مشترک برای طراحی تقویت‏کننده‏ی کم نویز استفاده کردیم. با اعمال خازن های اتصال ضرب دری گیت و بدنه و تکنیک ارائه شده‏ی فیدبک منفی توانستیم توان مدار را تا حد قابل توجهی کاهش دهیم. همچنین با استفاده از تکنیک افزایش پهنای باند توانستیم بدون استفاده از سلف فرکانس ghz4/2 برای استاندارد zigbee را پوشش دهیم. در نتیجه سایز تراشه و هزینه ی ساخت به صورت قابل ملاحظه ای کاهش یافته است. مدار ارائه شده در این پایاننامه در تکنولوژی0.18?m tsmc rf cmos توسط نرم افزار spectre rf شبیه سازی شده و سپس layout مربوط به طرح نیز در همین نرم افزار رسم شده است.

چکیده: این پایان¬نامه، تقویت کننده توان کلاس e کاملاً یکپارچه، دارای توان خروجی کم و با بازدهی بالا در فرکانس 2.4 ghz و تکنولوژی tsmc 0.18-μm cmos را پیشنهاد می¬دهد که مناسب فرستنده¬های کم¬توان مانند شبکه حسگر بی¬سیم است. در طراحی این تقویت کننده توان، خازن پد و سلف باندینگ-وایر گره خروجی را، به عنوان قسمتی از شبکه خروجی در نظر گرفته¬ایم که در برقراری شرط zvs و تطبیق امپدانس مقاومت 50 اهم آنتن به مقاومت خروجی تقویت کننده توان، دخیل هستند. همچنین روش جدیدی برای بهبود سوئیچینگ ترانزیستور پیشنهاد شده است که به افزایش بازدهی کمک می-کند. با اعمال این تکنیک به ترانزیستور اصلی مدار، بازدهی کل مدار از 2.25 % تا 3.07 % افزایش می-یابد. این تقویت کننده توان، دارای محدوده توان خروجی از 2.69 dbm تا 7.21 dbm با ولتاژ اعمالی500 mv تا 850 mv و بازدهی توان کل 57.27 % تا 60.66 % است. علاوه بر این، در این تقویت کننده توان به نسبت دیگر تقویت کننده¬های توان (برای کاربردهای با توان خروجی پایین)، از سلف کمتری استفاده شده است که باعث کوچکتر شدن سایز تراشه می¬شود. لازم به ذکر است که این تقویت کننده توان، پربازده¬ترین تقویت کننده توانی است که تا به حال برای کاربردهای با توان خروجی پایین گزارش شده است.

در این پایان نامه یک تقویت کننده قدرت با بازده 50 درصد و توان خروجی dbm 11.5 که در فرکانس 2.45ghz، با پروتکل zigbee ، و برای کاربرد در wsn می باشد طراحی شده است. در ادامه آن به منظور کنترل توان خروجی که از نیازهای اساسی برای کاهش توان تقویت کنننده های سوئیچینگ می باشد روش جدیدی ارائه شده و نتایج حاصل از آن که عبارتند از قابلیت تغییر توان خروجی به میزان dbm 8.5 از dbm 2.6 تا dbm 11.1 و با بازده 19 تا 49 درصد گزارش شده است. ساختار ارائه شده علاوه بر سادگی و کم حجم بودن عملکرد مناسبی داشته و قابل مقایسه با سایر روش های کنترل توان تقویت کننده های کلاس e می باشد. طراحی این مدارات با تکنولوژی 0.18µm tsmc cmos صورت گرفته است.

در هر فرستنده گیرنده wsn چندین بلوک مبدل آنالوگ به دیجیتال وجود داردکه یکی از این مبدل¬ها، برای آشکارسازی توان سیگنال دریافتی به کار می¬رود. با توجه به پایین بودن فرکانس کاری این بخش، می¬توان از مبدل آنالوگ به دیجیتال با ساختار sar استفاده کرد. همچنین این مبدل به دلیل جایگزین کردن مقایسه کننده به جای تقویت کننده در ساختار خود، توان مصرفی خیلی پایینی دارد.در این پژوهش با شبیه سازی الگوریتم سوئچینگ پربازده فرکانس پایین شامل مقایسه کننده دینامیکی دوطبقه با ولتاژ تغذیه 1v ،توان مصرفی بخش سوئچینگ کاهش پیداکرده است.. نتایج به دست آمده از شبیه سازی با تکنولوژیtsmc 0.18 در فرکانس نمونه برداری 50k و همچنین رزولوشن 5 بیت توان مصرفی در حدود 210 nw را نشان می¬دهد. همچنین نتایج نسبت سیگنال به نویز و تعداد بیت مؤثر به ترتیب برابر با31.5 و 4.89 به دست آمده است. نتایج شبیه سازی این مدار به ازای رزولوشن 8 بیت توان مصرفی380nw و تعداد بیت مؤثر برابر با7.45 را نشان می دهد.

کم تر از دوازده گونه گیاهی، بیش تر از 80 درصد غذای بشر را تامین می کنند. در این میان، غلات نخستین جایگاه را دارد که اکثراً بوسیله کمباین های غلات برداشت می شوند. کارکرد کمباین های غلات خود با سه عامل توان کوبش، افت محصول و میزان مصرف سوخت سنجیده می شود. افت محصول که مهم ترین عامل از عوامل فوق می باشد، در ایران به 20 درصد (حتی بیشتر) می رسد. یکی از سیستم هایی که در افت کمباین موثر می باشد، سیستم تمیزکننده است. عملکرد سیستم تمیزکننده با سه فاکتور افت کمّی، افت کیفی و ظرفیت کاری آن سنجیده می شود. شیب زمین همراه با شدت تغذیه مواد، سرعت بادزن و میزان بازشدگی سوراخ الک رویی، از عوامل تاثیرگذار بر عملکرد سیستم تمیزکننده هستند که به منظور ارتقاء آن (عملکرد)، حذف اثر شیب و کنترل متغیرهای یاد شده به نحوی که منجر به افت حداقل گردد، منطقی به نظر می رسد که مد نظر این پژوهش می باشد. برای تعیین اثر عوامل یاد شده بر عملکرد سیستم تمیزکننده، یک آزمایش به صورت فاکتوریل بر پایه بلوک های کامل تصادفی و با سه تکرار با کمباین سهند s68 انجام گرفت. متغیرهای مستقل مد نظر در این آزمایش عبارت بودند از: شدت تغذیه مواد، سرعت بادزن و میزان بازشدگی سوراخ الک رویی. افت کمّی الک رویی (دانه ای و کزلی) به عنوان متغیرهای وابسته در نظر گرفته شد.

: یکی از کاربردی ترین بلوک های به کار رفته در سیستمهای آنالوگ و سیگنال مخلوط تقویت کننده های عمیاتی می باشند. تقویت کننده های عملیاتی همه منظوره می توانند به عنوان جمع کننده، مشتق گیر، انتگرال گیر، بافر ، مقایسه کننده ، مبدل امپدانس منفی و سایر کاربردها استفاده شوند. در این پایان نامه ، طراحی و شبیه سازی تقویت کننده عملیاتی جدید بهره بالا و توان پایین مبتنی بر ترانزیستور فین فت با نرم افزار hspice و تکنولوژی 32 نانومتر finfet به انجام رسید. تقویت کننده عملیاتی پیشنهادی مبتنی بر فین فت با گیت های بهم بسته (sg-finfet) می باشد. مشخصات اصلی تقویت کننده پیشنهادی از قبیل بهره ولتاژ dc ، توان مصرفی، پهنای باند ، نسبت حذف اثر تغذیه (psrr) و زمان نشست (settling-time) محاسبه شدند. در طرح پیشنهادی با ولتاژ تغذیه 6/0 ولت، بهره 61 دسی بل و فرکانس بهره واحد 76/18 مگا هرتز با خازن بار 10 پیکو فاراد بدست آمد. توان مصرفی این تقویت کننده عملیاتی برابر 03/9 میکرو وات می باشد.

بنیادی ترین بلوک سازنده در مدارات آنالوگ، فیلترها می باشند. با توجه به اینکه در فیلترهای زمان پیوسته امروزی از پارامتر های مهم و مورد بحث افزایش رنج خطینگی و بهبود و اصلاح روشهای پیشنهاد شده قبلی از جمله کاهش تغذیه مورد نیاز برای این فیلترها و افزایش راندمان کاری به دلیل نیاز روز افزون به کاهش توان می باشد در حال حاضر دستیابی به مقادیر مناسب برای این پارامتر ها برای پروسه های در مقیاس نانو مشکل می باشد. لذا نیازمند تکنیک های خاصی می باشیم که بتوان به تمامی این پارامترها در حد معقولی دست یافت. در این تحقیق نخست مبانی فیلترهای زمان پیوسته تشریح شده و سپس یک تقویت کننده عملیاتی با نانو لوله کربنی پیشنهاد شده و از این تقویت کننده عملیاتی در ساختار فیلترهای فعال استفاده خواهیم نمود

یکی از بلوک های کلیدی یک فرستنده گیرنده فرکانس بالا، بلوک تولید سیگنال حامل است. از آنجایی که این بلوک در بالاترین فرکانس سیستم کار می کند، بخش اعظمی از توان کل سیستم را مصرف می کند. در این پایان نامه یک سنتزکننده فرکانسی n-کسری با توان مصرفی پایین و فرکانس کاری ghz2.4 به عنوان اسیلاتور محلی برای استفاده در گره wsn منطبق بر استاندارد ieee802.15.4/zigbee ارائه شده است.

چکیده ندارد.

چکیده ندارد.

چکیده ندارد.

چکیده ندارد.

چکیده ندارد.