در تکنولوژی های جدید cmos بلوکهای آنالوگ و سیگنال مرکب با مشکلاتی مواجه شده اند چون قابلیت عملکرد آنالوگ ترانزیستورها در تکنولوژی های جدید تنزل می یابد. برای مثال گین ذاتی ترانزیستورها کم شده است، کاهش ولتاژ تغذیه سوئینگ ولتاژ را کاهش می دهد اما نویز به این نسبت کم نمی شود و در نتیجه نسبت سیگنال به نویز که یکی از مشخصه های مهم می باشد، کاهش می یابد. به عبارت دیگر مدارات مجتمع آنالوگ به اندازه مدارات دیجیتال از رشد تکنولوژی منفعت نمی برند. مبدلهای آنالوگ به دیجیتال بخش اصلی بسیاری از بلوکهای سیگنال مرکب می باشند که ساختارهای متداول این مبدلها بصورت آنالوگ می باشد. اخیراً به منظور برخوردار شدن از مزایای رشد تکنولوژی و ایجاد بلوکهای کاملاً دیجیتال تمایل شدیدی به طراحی مبدلهای آنالوگ به دیجیتال با ساختار کاملاً دیجیتال بوجود آمده است. همچنین در تکنولوژی های جدید دقت زمان بهتر از دقت ولتاژ می باشد و در ساختارهای دیجیتال ارائه شده پردازش سیگنال در حوزه زمان انجام می شود و به همین دلیل مبدلهای زمان به دیجیتال (tdc ) به عنوان کوانتیزر زمان بیش از پیش مورد توجه قرار گرفته اند. در روند دیجیتال سازی، بعضی از مبدلهای آنالوگ به دیجیتال ارائه شده ساختار کاملاً دیجیتال دارند و بعضی دیگر ساختار آنالوگ دارند که سازگار با روند ساخت مدارات دیجیتال می باشد اما از میان ساختارهای متداول برای تبدیل آنالوگ به دیجیتال روش تک شیب (single-slope) ساختار ساده ای دارد و دارای کمترین اجزای آنالوگ می باشد. در این پایان نامه یک ساختار جدید adc پیشنهاد شده است که از ترکیب ساختارهای مبدلهای تک شیب و تقریب متوالی الگو برداری شده است. در داخل این مبدل پیشنهادی یک بلوک مبدل زمان به دیجیتال می باشد که ساختاری که برای آن پیشنهاد شده مخصوص استفاده در adc ها می باشد که علی رغم داشتن دقت بالا، ساختار ساده و کم مصرفی دارد. عملکرد کل adc در حوزه زمان می باشد. یک مبدل 6 بیتی با این ساختار طراحی شده است که با سرعت 51ms/s، برای ورودی نرخ نایکوئیست دارای enob=4.79 و توان مصرفی آن817uw می باشد. همچنین مبدل زمان به دیجیتال هم بطور جداگانه مورد شبیه سازی قرار گرفته است و در یک نمونه ساختار طراحی شده که دارای دقت 5.4ps می باشد مقادیر dnl و inl به ترتیب 0.18lsb و 0.13lsb می باشند.

مبدل های آنالوگ به دیجیتال (adc)، پردازش سیگنالهای آنالوگ جهان واقعی را در حوزه دیجیتال امکان پذیر می سازند. در میان ساختار های متعدد adc ، مبدل های الگوریتمی (یا دوره ای )، به صورت یک معماری مناسب برای تحقق مبدل های آنالوگ به دیجیتال با سرعت های نمونه برداری پایین تا متوسط و دقت های بین 8 تا 17 بیت با کمترین توان مصرفی و سطح سیلیکن اشغالی شناخته شده است. این مبدل ها در سیستم های سنسور، قطعات پزشکی، سیستم های چند رسانه ای ، حسگرهای تصویر و گره های حسگر بی سیم کاربرد های فراوانی یافته اند. امروزه در دستگاه های قابل حمل که از طریق باتری تغذیه می شوند، مصرف توان و مساحت کم یک نیاز اصلی و مهم می باشد. از این جهت روش هایی که بتوانند توان مصرفی و مساحت را کاهش دهند، کاربردهای متنوعی پیدا کرده و از اهمیت زیادی برخوردار هستند. توان مصرفی یکی از مهمترین مشخصه های یک مبدل آنالوگ به دیجیتال مجتمع است. پایان نامه ی حاضر به بررسی روشهای کاهش توان مصرفی موجود در مبدل الگوریتمی پرداخته و با ارائه یک روش جدید، ساختار مبدل الگوریتمی از نظر توان مصرفی بهینه شده است. در این پژوهش با ارائه روش پیشنهادی مقیاس گذاری خازنها و استفاده از آپ امپ با بایاس وفقی، ساختار متداول مبدل الگوریتمی اصلاح شده و توان مصرفی آپ امپ و در نتیجه کل مبدل کاهش می یابد. برای این منظور، با توجه به اینکه اهمیت اندازه ی خازنها در مبدل آنالوگ به دیجیتال الگوریتمی، از سیکل پرارزش به کم ارزش به شدت کاهش می یابد، کاهش توان مصرفی مبدل با استفاده از تغییر خازنها در سیکلهای مختلف، متناسب با ازرش بیت متناظر انجام شده است. در این پایان نامه یک مبدل آنالوگ به دیجیتال الگوریتمی 12 بیتی با فرکانس نمونه براری 104ks/s در ولتاژ تغذیه 1.8v در تکنولوژی 0.18?m cmos با استفاده از تکنیک پیشنهادی و نیز با ساختار متداول به طور کامل در سطح سیستمی و مداری طراحی و شبیه سازی شده است. نتایج شبیه سازی hspice این دو مبدل موید این هستند که مبدل الگوریتمی با ساختار پیشنهادی نسبت به ساختار متداول در حدود 53% کاهش توان داشته است.

با توجه به رشد روز افزون استفاده از وسایل الکترونیکی قابل حمل و افزایش تمایل به کاهش حجم و در عین حال افزایش عمر باتری مورد استفاده در این تجهیزات، نیاز به رگولاتور هایی احساس می شود که قادر باشند از حداقل ولتاژ ورودی، ولتاژی ثابت و پایدار برای بار فراهم آورده و در عین حال خود کمترین مصرف ممکن را از ولتاژ ورودی داشته باشند. از بین انواع مختلف رگولاتورها، رگولاتور های با افت کم (ldo)، دارای چنین ویژگی هستند. این رگولاتور ها عمدتاً برای تغذیه مدار های آنالوگ ولتاژ پایین و کم نویز استفاده می شوند و می توانند ولتاژی دقیق فراهم کنند و همچنین بلوک های آنالوگ حساس به نویز مانند گیرنده- فرستنده های بی سیم، مبدل های آنالوگ به دیجیتال، ترکیب کننده ها و vco ها را از نویز موجود در تغذیه اصلی حفاظت کنند زیرا نویز موجود در منبع تغذیه می تواند کارایی مدار را پایین آورد. توانایی رگولاتور در حذف ریپل موجود در منبع تغذیه با پارامتری بنام psr، نشان داده می شود. اخیراً تکنیک های جدیدی به منظور بهبود psr رگولاتور ارائه شده است اما متاسفانه در اکثر این روش ها تکنیک مورد استفاده سبب افزایش افت ولتاژ روی رگولاتور می شود و این به معنای کاهش راندمان می باشد. با توجه به نکات فوق در این پایان نامه نیز هدف بر این است تا رگولاتور ldo، بصورت ولتاژ پایین و باpsr بالا طراحی و شبیه سازی شود. روش پیشنهادی در عین افزایش psr افت ولتاژ دو سر رگولاتور را افزایش نمی دهد و در نتیجه راندمان مدار کاهش نمی یابد.

در قطعات قابل کاشت پزشکی جهت کاهش مشکلات ایجاد شده توسط سیم های رابط مانند عفونت و التهاب، نیاز به مراقبت های پزشکی و همچنین حذف باتری، معمولا از یک لینک ارتباطی بیسیم جهت دریافت توان و انتقال دوطرفه داده استفاده می شود. با این حال طراحی یک لینک ارتباطی مناسب به دلیل مسائلی مانند محدودیت فرکانس حامل، مصرف توان کم و نرخ ارسال داده بالا می تواند چالش برانگیز باشد. ارسال داده در تراشه های قابل کاشت به روش های مختلفی صورت می پذیرد که عمده ترین آن ها عبارتند از مدولاسیون های دیجیتال ask، fsk و bpsk که در بین این روش ها، مدولاسیون bpsk به دلیل داشتن بازده بیشتر انتقال توان و عدم حساسیت به نویز دامنه، برای کاربردهای پزشکی مناسب تر می باشد. در این پایان نامه تکنیک های متداول ارسال داده معرفی شده و مزایا و معایب هر کدام بررسی شده اند. همچنین یک ساختار جدید دمدولاتور bpsk غیر کوهیرنت برای استفاده در لینک القایی با پهنای باند باریک ارائه شده است. با توجه به محدودیت تامین انرژی در تراشه های داخل بدن و همچنین اثرات مخرب گرمای ناشی از اتلاف توان بر روی بافت، تمرکز اصلی این پروژه بر روی کاهش مصرف توان بخش دمدولاتور بوده است. البته پارامترهایی مانند کاهش پیچیدگی مدار و تامین سرعت ارسال داده مورد نیاز نیز در طراحی مدار فوق مد نظر قرار گرفته اند. نهایتا به منظور حذف اثر تغییرات فرکانس گیرنده و همچنین تغییرات پارامترهای مدار درهنگام ساخت، یک مدار کالیبراسیون خودکار نیز پیشنهاد شده است که باعث افزایش پایداری و قابلیت اطمینان مدار شده است. مدار دمدولاتور پیشنهادی در تکنولوژی 0.18µm طراحی و شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که مدار فوق در بازه فرکانسی ±85% حول فرکانس مرکزی و در تمامی گوشه های پروسس به درستی عمل می کند و مصرف توان آن در فرکانس مرکزی 16مگاهرتز و ولتاژ تغذیه 8/1 ولت کمتر از 4/9 میکرووات بوده که به طرز قابل توجهی کمتر از سایر دمدولاتورهای ارائه شده تاکنون می باشد.

در این پایان نامه تکنیک جدیدی جهت ارسال داده و توان به قطعات قابل کاشت پزشکی از طریق یک لینک القائی ارائه گردیده است که بطور همزمان قابلیت کنترل توان ارسالی به تراشه را نیز دارا می باشد. تکنیک مدولاسیون جدید بر اساس تغییرات سیکل کاری سیگنال ارسالی بنا نهاد شده است. از این رو این روش را کلیدگذاری شیفت سیکل کاری نام نهاده ایم (duty cycle shift keying(dcsk)). ساده گی مدولاتور و دمدولاتور بکار رفته در این روش از مزایای بسیار مهم این روش است که آنرا برای کاربرد های قطعات قابل کاشت پزشکی کاملا سازگار کرده است. نسبت اطلاعات ارسالی به فرکانس حامل %100 بوده و علاوه بر ثابت بودن فرکانس، توان ارسالی به قطعه کاشته شده به راحتی قابل تغییر و تنظیم می باشد. این تغییرات توان ارسالی را می توان همزمان با ارسال اطلاعات نیز انجام داد. بنابراین، تکنیک پیشنهادی برای کاربردهائی که بطور دائم نیاز به کنترل توان دارند بسیار مناسب بوده و به ساده گی با حلقه بسته کردن سیستم مقدار توان ارسالی را تحت کنترل قرار می دهد. بر اساس تغییرات سیکل کاری خروجی تقویت کننده توان کلاس e تکنیک کنترل توان حلقه بسته ی جدیدی نیز ارائه گردید که دارای برتری های چشمگیری نسبت به روش های معمول است. جهت کنترل توان نیاز به اطلاعات دقیقی از وضعیت و مقدار توان مورد نیاز داخل تراشه داریم. از این رو در این پایان نامه روش دورسنجی rf نوینی بمنظور درک تغییرات احتمالی در داخل تراشه پیشنهاد گردیده است. از آنجائی که در کابردهای قطعات قابل کاشت پزشکی کنترل توان بسیار لازم و ضروری می باشد روش های پیشنهادی بسیار کاربردی هستند و از اهمیت خاصی برخوردار می باشند. مدار تمامی تکنیک های ارائه شده توسط نرم افزاز ads با استفاده از تکنولوژی cmos 0.18µm در فرکانس 13.56 مگا هرتز شبیه سازی شده است. همچنین برای اثبات درستی عملکرد روش جدید ارسال داده پیشنهادی، سیستم مورد نظر توسط قطعات موجود در بازار پیاده سازی شده است که نتایج حاصله از آن کاملاً با نتایج شبیه سازی مطابقت داشته و نشان دهنده صحت عملکرد آن می-باشد.

در این پایان نامه یک فیلتر میان گذر که دارای فرکانس مرکزی قابل برنامه ریزی در حوزه شنوایی گوش انسان است برای کاربرد در یک cochlear implant طراحی می شود. روند تولیدات آینده cochlear implantها، طراحی و تولید انواع تمام کاشتنی آن ها می باشد زیرا نسبت به انواع نیمه کاشتنی دارای مزایایی می باشند. در طراحی انواع تمام کاشتنی دو مسئله ی مصرف توان و مساحت حائز اهمیت می باشند. در این پایان نامه سعی شده است فیلتر را طوری طراحی کنیم که برای انواع تمام کاشتنی نیز مناسب باشد. لذا بر روی کاهش مساحت و همچنین مصرف توان فیلتر تمرکز شده است. فیلتری که طراحی می گردد از انواع آنالوگ می باشد زیرا در cochlear implantها، فیلترهای آنالوگ نسبت به فیلترهای دیجیتال دارای مصرف توان کمتری هستند. به منظور کاهش مصرف توان فیلتر آنالوگ، ساختار ترارسانا-خازن در ناحیه زیرآستانه انتخاب شده است. یک چالش اصلی در طراحی این ساختار فیلتر، بازه خطی پایین آن می باشد. لذا برای افزایش بازه خطی فیلتر، از تکنیک های سورس دیجنریشن، تقسیم جریانی و تضعیف خازنی به طور همزمان استفاده می کنیم. درنهایت یک فیلتر میان گذر دارای فرکانس مرکزی قابل تنظیم در حوزه شنوایی و دارای مساحت و مصرف توان کم(مصرف توان فیلتر در بدترین حالت 718 نانو وات می با شد)، بطوریکه دارای یک بازه خطی مطلوب باشد(بازه خطی فیلتر 2/1 ولت است) طراحی می نماییم تا برای cochlear implantهای تمام کاشتنی قابل کاربرد باشد.

امروزه با پیشرفت تکنولوژی و رشد سریع سیستم های قابل حمل مانند کامپیوترهای laptop، تلفن همراه و نیز تراشه های قابل کاشت در بدن انسان مدارات کم توان بسیار مورد توجه قرار گرفته اند. به منظور کاهش توان مصرفی در مدارهای دیجیتال که حجم غالب مدارهای مجتمع را به خود اختصاص داده اند تاکنون روش های مختلفی چه در سطح مدار و چه در سطح سیستم پیشنهاد شده اند. از جمله ی این روش ها می توان کاهش ولتاژ تغذیه ، کاهش ضریب کلیدزنی، کاهش جریان نشتی، روش های معماری ساختار مانند پایپ لاین و موازی سازی، بهینه سازی اتصالات میانی و لاجیک ها را نام برد. این تکنیک ها توان مصرفی را کاهش می دهند ولی برای کاربردهایی که توان مصرفی بسیار پایین مورد نیاز است مطلوب نمی باشند. منطق زیرآستانه برای بسیاری از کاربردها با توان مصرفی بسیار پایین که فرکانس بالایی نیز مورد نیاز نمی باشد مانند کاربرهای پزشکی، گیرنده های بی سیم و غیره، بسیار مورد توجه قرار گرفته است. در این منطق جریان زیرآستانه ی ترانزیستورها به عنوان جریان عملیاتی در مدارها در نظر گرفته می شوند. موضوع این پایان نامه، طراحی فیلترهای دیجیتال با هدف کاهش توان مصرفی می باشد و به طور مشخص در این پایان نامه یک فیلتر دیجیتال fir پایین گذر برای حذف نویز از سیگنالecg طراحی شده است. با توجه به کاربرد این فیلتر برای تراشه های قابل کاشت، کاهش شدید توان مصرفی بسیار اهمیت می یابد. در این پایان نامه از منطق زیرآستانه به عنوان یکی از موثرترین روش ها برای کاهش توان مصرفی در پیاده سازی فیلتر استفاده شده است و همچنین با انتخاب مدارهای مناسب برای بلوک های فیلتر در کاهش بیشتر توان مصرفی کمک می شود. در ادامه در این پایان نامه فاکتورهای تاثیرگذار برروی ولتاژ آستانه بررسی شدند و از آنجاکه یکی از فاکتورهای تاثیرگذار برروی ولتاژ آستانه تغییرات پروسه ی ساخت می باشد و با توجه به حساسیت شدید جریان زیرآستانه نسبت به تغییرات ولتاژ آستانه در نتیجه استحکام مدارها در این بسیار کاهش می یابد. برای غلبه بر تغییرات ولتاژ آستانه در این پایان نامه تکنیکی را در سطح مدار پیشنهاد داده ایم. با اعمال تکنیک پیشنهادی برروی یک بلوک دیجیتال نه-تنها استحکام مدار نسبت به تغییرات پروسه ی ساخت افزایش یافته بلکه توان مصرفی و مساحت اشغالی با اعمال این تکنیک نیز کاهش می یابند.

تراشه های الکترونیکی قابل کاشت در داخل بدن در کاربردهای مختلف پزشکی مورد استفاده قرار می گیرند. تحریک مثانه برای کنترل ادرار، ایمپلنت های شنوایی، و تولید پروتزهای چشمی که بینایی را به افراد نابینا برمی-گرداند، ازجمله موارد کاربرد این تراشه ها به شمار می آیند. تامین توان و ارتباط این تراشه ها با خارج بدن از طریق یک لینک القایی صورت می گیرد. داده باینری توسط روش های مدولاسیون دیجیتال و با استفاده القای مغناطیسی بین 2 سیم پیچ به داخل بدن ارسال، و در آنجا آشکار سازی می شود. به علاوه با یکسوسازی و رگوله کردن سیگنال حامل ولتاژ تغذیه تراشه تامین می گردد. این پایان نامه به بررسی بلوک های گیرنده و فرستنده (مدولاتور و دمدولاتور ) مدولاسیون دامنه برای ارسال و دریافت داده در این کاربرد می پردازد. از جمله عیب های مهمی که در این نوع مدولاسیون وجود دارد، سرعت ارسال کم، و حساسیت دمدولاتور به تغییر ناخواسته در دامنه است. بر همین اساس، در این پایان نامه 2 ساختار دمدولاتور جدید پیشنهاد شده است که این عیب ها را کاهش می دهد. دلیل کاهش حساسیت در ساختار های ارائه شده، آشکارسازی بر اساس «تغییر در دامنه سیگنال حامل» (نه بر اساس مقایسه با یک ولتاژ مرجع) است. به علاوه این گونه آشکارسازی امکان تشخیص داده را در ناحیه گذار بین دامنه بیت های باینری فراهم، و در نتیجه، سرعت استخراج داده را افزایش می دهد. در ساختار اول پیشنهادی، با مقایسه مقدار شارژ خازن در 2 پریود متوالی، تغییر در دامنه تشخیص داده می شود. در مقابل، در ساختار دوم ابتدا سیگنال حامل به یک سیگنال مربعی تبدیل شده و بر حسب مقدار دامنه سیگنال حامل و توسط طبقات سری شده از المان pulse shrinking، در سیگنال مربعی خوردگی ایجاد می شود. با مقایسه مقدار خوردگی در هر پریود، تغییر در دامنه (یا داده ارسالی) آشکار سازی می شود. از دیگر مشخصه های این دمدولاتور ها مصرف توان، و توانایی آشکارسازی با ضریب مدولاسیون خیلی پایین است. به منظور تست عملکرد دمدولاتور های پیشنهادی، این مدارات با تکنولوژی 0.18µm tsmc، ولتاژ تغذیه 1.8 ولت، و توسط نرم افزارهای cadence و hspice شبیه سازی گردید.

با توجه به سرعت پیشرفت و حرکت تکنولوژی به سمت مدارهای فشرده تر، لزوم داشتن سیستم هایی با مصرف توان و مساحت کمتر، بیش از پیش احساس می شود. بنابراین در طراحی سیستم های دیجیتال سعی در انتخاب پیاده سازی هایی است که مصرف توان و مساحت کمتری داشته باشند. ضرب کننده ها نیز که یکی از بلوک های پرکاربرد مدارهای دیجیتال هستند از این قاعده مستثنی نمی باشند، بنابراین در انتخاب نوع پیاده سازی آن ها که به صورت سری و موازی امکان پذیر است، ساختار سری که تعداد بلوک های کمتری دارد از نظر مصرف توان و مساحت اشغالی مناسب تر می باشد. مشکل پیاده سازی سری، سرعت پایین آن است که استفاده از پیاده سازی رقم- سریال این مشکل را بر طرف خواهد کرد. پایان نامه ی حاضر به بررسی انواع ضرب کننده ها پرداخته و ساختار ضرب کننده رقم- سریالی پیشنهاد داده است که علاوه بر کاهش تعداد بلوک های داخلی ضرب کننده و کاهش توان مصرفی، از افزایش تاخیر مدار نیز جلوگیری کرده است. از طرف دیگر ضرب کننده ها و سایر بلوک های پرکاربرد در ساخت فیلترهای دیجیتال به کار می روند. در انتخاب ساختار فیلتر دیجیتال، ساختار فیلتر با پاسخ ضربه نامحدود نسبت به ساختار با پاسخ ضربه محدود از لحاظ توان مصرفی و مساحت ارجحیت دارد. در این پایان نامه پیاده سازی این نوع فیلتر در ناحیه زیرآستانه برای کاهش مصرف توان و مقایسه عملکرد آن با نوع دیگر فیلتر دیجیتال و چالش های حاصل از این پیاده سازی مورد بررسی قرار می گیرد.

مدارهای منطقی دینامیکی در تراشه های vlsi با سرعت های بسیار بالا به کار گرفته می شوند. این مشخصه بسیار مهم به همراه کمتر بودن مساحت اشغالی گیت دینامیکی آنها را به یک انتخاب مناسب برای طراحان مدارهای دینامیکی تبدیل کرده است. اما این منطق معایبی مانند حاشیه نویز کم و توان مصرفی بسیار بالا در مقایسه با منطق cmos دارد. مدارهای دینامیکی با تعداد ورودی زیاد در بلوک های بسیار حساسی مانند مالتی پلکسرها، مقایسه کننده های منطقی، حافظه های با قابلیت آدرس دهی محتوا، رجیستر فایل و مدارهای جمع کننده سریع به کار می روند. بر خلاف آن که گیت های دینامیکی با ورودی زیاد کاربردهای زیادی در بلوکهای مهم مدارهای دیجیتال یافته اند، اما توان مصرفی آنها به علت بالا بودن خازن پارازیتیکی گره دینامیکی و شارژ و دشارژ مکرر آن، بسیار بالا می باشد. روشهای بسیار زیادی برای بهبود عملکرد مدارهای دینامیکی ارائه شده است. برخی از این روشها مورد بحث و بررسی قرار خواهند گرفت. در این پایان نامه یک روش جدید برای کاهش این گیتها از طریق تغییر الگوی شارژ گره دینامیکی ارائه می شود. با استفاده از این روش، گیتهای پایه or و nor پیاده سازی شده و کارایی آنها با گیتهای طراحی شده با روشهای ارائه شده دیگر مقایسه می گردد. با توجه به نتایج شبیه سازی، روش ارائه شده در کاهش توان مصرفی بسیار کارامدتر از سایر روشها عمل می کند و این دستیابی در حالی است که حاشیه نویز بهره واحد، سرعت و مساحت گیت دستخوش تغییر نمی گردند. همچنین در این پایان نامه یک مقایسه کننده پرچم 40 بیتی با ساختار اصلاح شده در تکنولوژی 180 نانومتر و فرکانس 1گیگاهرتز طراحی و شبیه سازی می شود. نتایج شبیه سازی نشان می دهد که تاخیر مدار 244 پیکوثانیه، توان مصرفی آنµw/mhz 1.987 و حاشیه نویز بهره واحد آن در شرایط مشابه با کار قبلی 499 میلی ولت است. مقایسه این نتایج با اعداد گزارش شده قبلی نشان می دهد که مدار پیشنهادی از لحاظ توان مصرفی، تاخیر و حاشیه نویز بهره واحد عملکرد بهتری دارد. این امر در حالی است که مساحت مدار تغییر چشمگیری نکرده است و تنها حدود 3.9 درصد بیشتر بوده است. در نهایت یک آرایه منطقی قابل برنامه ریزی پیشنهادی پیشین را با استفاده از الگوی شارژ پیشنهادی را اصلاح کرده و نشان می دهیم که می توان با این روش توان مصرفی آن را کم کرد.

پیشرفت سریع در حوزه مدارهای مجتمع در دهه اخیر، چنان رشدی داشته است که در حال حاضر مجتمع سازی سیستم های پیچیده بر روی یک تراشه (soc) را ممکن ساخته است. یکی از ساختارهای مداری مناسب برای طراحی مدارهای مجتمع سیگنال مخلوط مدارهای سوئیچ-خازنی هستند. مدارهای سوئیچ-خازنی به طور گسترده در طراحی فیلترها، تقویت کننده های ابزار دقیق، مبدل ولتاژ به فرکانس، مبدل های داده، آرایه خازنی قابل برنامه ریزی، مدولاتورهای متعادل، آشکارسازهای اوج، و اسیلاتورها به کار برده می شوند. از منظر دیگر با پیشرفت تکنولوژی و رشد سریع سیستم های قابل حمل، توان مصرفی مدارهای مجتمع بیش از پیش مورد توجه قرار گرفته است. روش های مختلفی برای کاهش توان مصرفی در مدارهای دیجیتال و آنالوگ مطرح شده است. در این رساله تاثیر مقاومت سوئیچ ها بر زمان نشست یک مدار سوئیچ-خازنی بررسی گردیده است. با توجه به اینکه مقاومت بزرگتر(سایز کوچکتر) سوئیچ، تزریق بار را کاهش می دهد، ساختاری جدید از تقویت کننده سوئیچ-خازنی ارائه شده و اثر مقاومت سوئیچ ها بر عملکرد آن بررسی می گردد. این ساختار یک سوئیچ کمکی در فاز تقویت کنندگی به مدارهای متداول اضافه کرده و تاثیر مقاومت سوئیچ سری با خازن نمونه بردار را تغییر می دهد. نتایج پاسخ پله نرم افزار matlab برای تابع تبدیل مدار پیشنهادی و شبیه سازی آن در تکنولوژی ساخت tsmc 0.18 µm و ولتاژ تغذیه 1.8 ولت به ترتیب بهبود %38.76 و %8.6 در سرعت مدار به سبب افزایش مقدار مقاومت سوئیچ را نشان می دهد. در راستای هدف تحقق سیستم های توان پایین نیز، مقایسه گری دینامیکی در ناحیه زیر آستانه طراحی شده است. جهت دستیابی به عملکرد rail-to-rail، ولتاژ ورودی آن به بدنه ترانزیستورهای ورودی اعمال می شود. از آنجایی که مدارهای زیرآستانه سرعت پایینی دارند، یک روش جدید جهت افزایش سرعت این مقایسه گر نیز ارائه گردیده است. این روش برخلاف بسیاری از نمونه های گزارش شده که جریان به خروجی مقایسه گر تزریق می کنند، از خروجی های مقایسه گر جریان ثابتی می کشد. معادلات آنالیزی و شبیه سازی ها نشان می دهند که این روش به طراحی مقایسه گری با سرعت بیشتر در ناحیه زیرآستانه می انجامد. مقایسه گر در تکنولوژی0.18-µm cmos و در ولتاژ تغذیه 0.5 v و 0.3 v شبیه سازی شد. زمان تاخیر مقایسه گر پیشنهادی اصلاح شده 16.4 ns، توان مصرفی 20 nw و pdp=0.33 fj در فرکانس کلاک 5 mhz و ولتاژ ورودی500 µv به دست آمد. این نتایج بهبود نسبی %79 در زمان تاخیر را برای مدار پیشنهادی نشان می دهد. در ولتاژ تغذیه0.3 v و فرکانس کلاک 62.5 khz، زمان تاخیر 980 ns، توان مصرفی 100 pw وpdp=0.098 fj است. در این حالت نیز بهبود نسبی %42 در زمان تاخیر مشاهده می گردد.

نوسان سازهای متعامد و چندفازه یکی از بلوک های ضروری در سیستم های مخابراتی با/بی سیم مدرن مانند مدولاتورهای qpsk، فرستنده-گیرنده های هموداین و سیستم بازیابی کلاک و داده (cdr) می باشند که عملکرد آنها بر کارایی کل سیستم شدیداً تاثیرگذار است. نیاز استانداردهای مخابراتی جدید به نوسان سازهایی با کارایی بالا منجر به انجام تحقیقات و نوآوری های بسیاری در زمینه نوسان سازهای متعامد تزویج شده با استفاده از تکنیک قفل شدگی تزریق (injection-locking)، گردیده است. هسته اکثر نوسان سازهای متعامد تزویج شده را نوسان سازهای اتصال-ضربدری تشکیل می دهند. برای طراحی بهینه و مقایسه عملکرد این دسته از نوسان سازها، ابتدا توسط الگوریتم ژنتیک، ابزار طراحی به کمک کامپیوتر پیشنهاد و ارائه گردیده که در آن بهینه سازی توان مصرفی و نویزفاز مورد توجه قرار گرفته است. در ادامه با بررسی ساختار نوسان سازهای هماهنگ دوم روش جدیدی برای تزویج هماهنگ های مرتبه دوم ارائه می شود که منتج به تولید سیگنالهای متعامد و چندفازه مستحکم می گردد. همچنین با بررسی نوسان سازهای کولپیتس و جایگزین نمودن آن با نوسان سازهای اتصال-ضربدری، نوسان ساز متعامدی با تزویج هماهنگ های مرتبه اول از طریق اتصال زیرلایه ها و بدون نیاز به هرگونه المان تزویج معرفی و تحلیل می گردد و سپس با معرفی یک گره مدمشترک جدید (با اتصال زیرلایه ها) نوسان ساز متعامد هماهنگ دومی با هسته کولپیتس نیز ارائه می شود که درآن از تکنیک حلقه بسته استفاده شده است. استفاده از مدولاسیون های شیفت فاز در فرستنده-گیرنده های ابزار پزشکی برای ارسال علائم حیاتی بیمار نیاز به گونه ای متفاوت از نوسان سازهای متعامد ، که در آن هدف اصلی کاهش توان مصرفی و اندازه مدار می باشد, را ایجاب می نماید. از اینرو در پایان با بهره گیری از نوسان سازهای rc و تکنیک قفل شدگی تزریق، نوسان ساز متعامد دیگری پیشنهاد می شود که برای پیاده سازی در کاربردهای بایومدیکال مناسب می باشد. تمامی مدارهای پیشنهادی با استفاده از نرم افزار ads در تکنولوژی rf-cmos 0.18µm طراحی و شبیه سازی شده اند. هچنین جانمایی یکی از نوسان سازها در نرم افزار cadence رسم و مدار استخراج شده از این جانمایی توسط نرم افزار specter-rf شبیه سازی گردیده است

با توجه به محدودیت های پزشکی موجود در قطعات قابل کاشت در بدن، چگونگی مصرف انرژی در این قطعات به عنوان یک چالش جدی در پیش روی طراحان اینگونه سیستم ها مطرح می باشد و منجر به تحقیقات گسترده ای بر روی انواع تکنیک های کاهش مصرف انرژی در این قطعات پزشکی چه در سطح سیستم و چه در سطح مدار شده است. با بررسی هایی که بر روی قسمت های مختلف اینگونه سیستم ها از لحاظ میزان انرژی مصرفی انجام شده است، بلوک فرستنده/گیرنده به عنوان گلوگاه مصرف انرژی این قطعات بیشترین تاثیر را در مصرف انرژی اینگونه قطعات دارد. از این رو طراحی هر چه بهینه تر فرستنده و گیرنده در این قطعات از دیدگاه مصرف انرژی تاثیر بسزایی در افزایش طول عمر باتری این قطعات دارد. در این پایان نامه در راستای کاهش مصرف انرژی قطعات قابل کاشت در بدن بررسی کاملی در مورد میزان مصرف انرژی فرستنده های اینگونه سیستم ها به عنوان یکی از پرمصرف ترین بلوک ها انجام شده است. این بررسی در دو بخش سیستمی و مداری انجام شده است. در بخش سیستمی مدلی جهت بهینه سازی انواع فرستنده ها با توجه به ساختارهای مداری مختلف ارائه شده است. ساختار فرستنده ها با توجه به تفاوت های عمده در پیاده سازی در یک تقسیم بندی اولیه به دو دسته فرستنده های شامل باتری و فرستنده های فاقد باتری تقسیم شده اند. با توجه به نوع مدولاسیون و ساختار مداری فرستنده های شامل باتری به چند دسته مختلف تقسیم شده اند و به ازای هر دسته یک مدل مصرف انرژی ارائه شده است که در نهایت بر اساس مدل های ارائه شده ساختارهای موجود با یکدیگر مقایسه شده اند و پیشنهاداتی جهت استفاده از هر کدام از آنها در کاربردهای مختلف ارائه شده است. در فصل چهارم نیز به میزان مصرف انرژی سیستم های بدون باتری مدل اشاره شده است و پارامترهای تاثیرگذار در مصرف انرژی این سیستم ها معرفی شده اند. در بخش دوم به مسائل مداری در فرستنده های قطعات پزشکی قابل کاشت در بدن پرداخته شده است. در بخش اول تحلیلی کامل در مورد اسیلاتور که به عنوان پرمصرف ترین بلوک یک فرستنده می باشد انجام شده است. در بخش دوم، ساختاری جدید برای اسیلاتور جهت استفاده در فرستنده های اسیلاتوری ارائه شده است که با حذف بلوک های جانبی جهت پایدارسازی فرکانس نوسان نزدیک به 30 درصد مصرف انرژی اینگونه سیستم ها را کاهش می دهد.

استفاده از تکنیک تحریک سلول های زیستی از طریق الکترودها در درمان یا بهبود بسیاری از بیماری ها ناشی از ناتوانی سلول های بافت خاصی از بدن یا عملکرد نامناسب آن ها، بسیار رایج و مؤثر می باشد. از اینرو در سال های اخیر تجهیزات بیومدیکال قابل کاشت توجهات بسیاری را به خود معطوف کرده اند و مطالعات بسیاری در زمینه ی نحوه طراحی و ساخت این تجهیزات انجام شده است. به عنوان یکی از مهمترین بخش های تحریک کننده قابل کاشت، طبقه خروجی تحریک کننده در تماس مستقیم با بافت بیولوژیک بوده و مسئولیت تریگر کردن پتانسیل عمل در اعصاب تحریک شده را بر عهده دارد. بنابراین طراحی طبقه خروجی تحریک کننده با در نظر گرفتن محدودیت های بیومدیکال و طراحی مدارات مجتمع انجام می شود. در ic های مورد استفاده در الکترونیک صنعتی و قدرت، بلوک های مختلف از لحاظ الکتریکی از یکدیگر ایزوله هستند. بنابراین سوئیچ کردن ولتاژهای بالا در این مدارها مشکلی را ایجاد نمی کند. در کاربردهایی نظیر ضربان سازهای قلبی قابل کاشت که امکان استفاده از از ترانسفورماتور وجود ندارد، باید از روش های مداری متفاوتی به منظور تحمل ولتاژهای بالا بر روی ترانزیستورها استفاده کرد. در تکنولوژی cmos 0.18um استاندارد حداکثر ولتاژ قابل تحمل بر روی گیت تا ترمینال های مختلف ترانزیستورهای ولتاژ پایین در حدود مقدار ولتاژ تغذیه (v1.8) خواهد بود. اکثر مدارهای موجود در طبقه خروجی تحریک کننده های سلول های زیستی از تکنولوژی های قدیمی تر و یا از ترانزیستورهای ولتاژ بالا به منظور تحمل ولتاژهای بالا استفاده می کنند. در این پایان نامه پس از معرفی تکنیک های بکار رفته در مقالات مختلف در طبقه خروجی تحریک کننده های سلول های زیستی به منظور تحمل ولتاژهای بالا بر روی ترانزیستورها، سوئیچ های ولتاژ بالای پیشنهادی به گونه ای طراحی می شوند تا بتوانند با مینیمم توان مصرفی در تکنولوژی مورد نظر ولتاژی در حدود سه برابر vdd (در حدود v5) را بدون استفاده از ترانزیستورهای ولتاژ بالا یا روش های ایزولاسیون سازی بکار برده شده در مدارات قدرت سوئیچ کنند. همچنین به منظور تحمل ولتاژهای بالاتر از vdd3 ساختار پیشنهادی دوم ارائه می شود. سوئیچ های پیشنهادی در تکنولوژی cmos 0.18um استاندارد طراحی و شبیه سازی شده اند. مدار پیشنهادی دوم در تکنولوژی های180nm و 90nm cmos استاندارد به منظور تحمل ولتاژهایی در حدود vdd4 تست شده است. مدارهای پیشنهادی به گونه ای طراحی شده اند که در تمام گوشه های دما و پروسس درست عمل کنند.

امروزه مدارهای الکترونیکی متنوعی هستند، که برای تأمین انرژی الکتریکی آن ها نیاز به منبع انرژی ای با طول عمر بالا داریم. استفاده از باتری بدین منظور اگرچه دارای قابلیت اطمینان بالا و پیاده سازی ساده ای می باشد؛ به دلیل طول عمر نسبتاً کوتاه آن در برخی از کاربردهای بایومدیکال با محدودیت جدی مواجه است. دیافراگم عضله ای قدرتمند است، که در زیر شش ها قرار گرفته است. در هنگام دم و بازدم این عضله 5 الی 6 سانتی متر جابجا می شود. این منبع انرژی جنبشی که در تمام مدت روز در بدن انسان فعال است، می تواند به عنوان منبع انرژی مناسبی برای تأمین انرژی الکتریکی این دسته از مدارهای الکترونیکی در حوز? بایومدیکال مورد توجه قرار گیرد. بدین منظور نیاز به طراحی سیستمی داریم، که بتواند به طرز موثری حرکت این عضله را به توان الکتریکی تبدیل کند. این سیستم بایستی شامل یک میکروژنراتور مناسب و مدارهای مورد نیاز به منظور کنترل این میکروژنراتور باشد. در این پژوهش میکروژنراتور الکترواستاتیکی مناسبی بدین منظور انتخاب شده است. با توجه به اینکه امکان شبیه سازی مدارهایی که دارای خازن متغیر می باشند در نرم افزارهای شبیه سازی pspice و hspice وجود ندارد، مدارهای کنترلی که برای این دسته از میکروژنراتورها تا کنون ارائه شده اند، عموماً به صورت کیفی توصیف شده اند. کیفی توصیف شدن این مدارها در برخی از موارد باعث عدم بررسی دقیق مشکلات پیاده سازی آن ها شده است. شرح چگونگی پیاده سازی این مدارها در نرم افزارهای شبیه سازی مذکور منجر به ارائه مدار مناسبی با اثبات کارایی آن به کمک شبیه سازی شده است. بعد از طراحی بخش های مختلف این سیستم با در اختیار داشتن فضایی با ابعاد 20nm*7cm*5cm استخراج توانی معادل 330mw از این منبع انرژی به اثبات رسیده است. همچنین خواهیم دید چنانچه توان مورد نیاز تا 80uw کاهش یابد، فضای مورد نیاز برای پیاده سازی خازن متغیر این سیستم به فضایی با ابعاد 20nm*1mm*1mm کاهش خواهد یافت.

سیگنال های زیستی اطلاعات مفیدی برای تشخیص بیماری ها دارند. در بسیاری از موارد نیاز به ثبت طولانی مدت این سیگنال ها می ‏باشد. اندازه‏ گیری و ارسال پیوسته و طولانی مدت سیگنال‏ های زیستی نیاز به صرف انرژی بالایی دارد که با توجه به محدودیت حجم و وزن این نوع دستگاه‏ های قابل حمل و کاشتنی نمی ‏توان از باتری بزرگ و سنگین با طول عمر بالا استفاده نمود. بنابراین باید توان مصرفی مدار را کاهش داد. همچنین با پیشرفت تکنولوژی کار طراحی مدارهای آنالوگ پیوسته سخت تر می شود و روش های آنالوگ عموماً منجر به واحدهایی با مساحت تراشه زیاد و قابلیت برنامه ریزی محدود می شوند. از طرفی مدارهای دیجیتال با روند تکنولوژی همگام هستند. این موضوع ما را به سمت طراحی تمام دیجیتال کشانده است که منجر به کاهش توان مصرفی و مساحت تراشه می شود. علاوه بر اعمال راه ‏کارهای طراحی مناسب از نظر توان و مساحت اشغالی بلوک ‏های مختلف سیستم ‏های ثبت سیگنال زیستی، فشرده‏ سازی سیگنال نیز یک روش مستقیم برای کاهش مصرف توان به کمک کاهش میزان داده‏ ی ارسالی می‏ باشد. در این راستا، در این رساله، دو مرحله برای انجام پژوهش در نظر گرفته شده است. در مرحله اول، سعی شده که مدار واسط یک سیستم ثبت سیگنال زیستی با مساحت و توان مصرفی پایین به صورت تمام دیجیتال طراحی و پیاده ‏سازی شود. بنابراین، بلوک دیاگرام یک سیستم ثبت سیگنال تمام دیجیتال پیشنهاد شده است که بر اساس آن، پردازش سیگنال پزشکی در حوزه زمان و دیجیتال انجام می شود. برای این منظور ابتدا سیگنال توسط یک مبدل ولتاژ به زمان به حوزه زمان منتقل شده و راه کارهایی برای پردازش هایی مثل تقویت، فیلتر ضد تداخل، حذف اثر آفست dc الکترود، مدار افزایش نسبت حذف نویز تغذیه (psrr) و حذف اثر تغییرات محیطی و فرآیند ساخت در این حوزه ارائه شده است. سپس، با انتقال سیگنال به حوزه دیجیتال سایر پردازش ها مانند فیلترهای بالاگذر و پایین گذر دیجیتال انجام می شود. استفاده از این روش منجر به حذف بلوک های پر مصرف آنالوگ و همچنین حذف خازن های بزرگ کوپلاژ گردید. برای نشان دادن کارایی این روش، بخش ابتدایی مدار واسط ثبت سیگنال قلب علاوه بر سطح سیستمی، در سطح مداری و در تکنولوژی 0.18 ?m cmosبا ولتاژ تغذیه 0.5v به صورت دیجیتال طراحی و شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که توان مصرفی سیستم 274nw، psrr آن برابر با 67.7db و لرزش پالس ساعت 5ns می باشد. همچنین، روش حذف اثر آفست پیشنهادی میزان آفست را از 50mv به محدوده قابل تحمل مدار (5mv) رسانده است. در مرحله دوم، با توجه به اینکه همه‏ ی قسمت ‏های سیگنال زیستی دارای اهمیت یکسانی نیستند و اصطلاحاً در حوزه زمان تُنُک می ‏باشند، نمونه‏ برداری با نرخ ثابت نایکوئیست، داده‏ های تکراری را تولید خواهد کرد که منجر به افزایش حجم پردازش و توان مصرفی خواهد شد. در این راستا، الگوریتم نمونه ‏برداری وفقی جدیدی که متناسب با نرخ تغییرات سیگنال، نرخ نمونه‏ برداری را تغییر می ‏دهد با قابلیت پیاده‏ سازی در بخش آنالوگ سیستم، پیشنهاد شده است. الگوریتم پیشنهادی توسط یک مبدل آنالوگ به دیجیتال تقریب متوالی و مدار کنترل دیجیتال در تکنولوژی 0.18 ?m cmos با تغذیه 1v طراحی و شبیه سازی شده است. نتایج شبیه ‏ سازی نشان می ‏دهد روش نمونه برداری وفقی قادر به فشرده سازی داده ecg با ضریب ???? است، ضمن اینکه دقت بازیابی نیز خوب prd برابر با %2.67 می ‏ باشد. همچنین، متوسط توان مصرفی %90.5 کاهش یافته است.

مانیتور پیوسته سیگنال ecg برای پزشکان بسیار مفید می باشد چون با استفاده از آن می توانند امراض قلبی را پیش بینی کنند . در این پایان نامه بیشتر روی کاهش توان مصرفی سیستم فرستنده متمرکز می شویم . متاسفانه به دلیل منبع کوچک انرژی هیچ یک از پروتکل ها و سیستم های ارتباطی کم مصرف مناسب استفاده برای iwbsn نیستند ، بنابراین در این پایان نامه به دنبال طراحی سیستم فرستنده ای با توان مصرفی بسیار کم خواهیم بود بدین منظور به دنبال یافتن پارامترهایی خواهیم بود که در کاهش توان مصرفی فرستنده تاثیر گذار هستند . ابتدا پارامترهایی که در توان مصرفی سیستم فرستنده تاثیر گذار هستند را به دقت بررسی می کنیم و به منظور کاهش توان مصرفی تکنیکی ارائه می کنیم . تکنیک پیشنهادی به کمک نرم افزار متلب و cadence شبیه سازی می شود . تکنیک پیشنهادی با کد گذاری داده ها در حوزه فرکانس قادر است تا طول عمر باتری را نسبت به روش سنتیِ ارسال داده ها تا 38 برابر بیشتر کند.

از دیرباز، ضبط طولانی مدت سیگنال های قلبی، که نقش به سزایی در تشخیص و درمان بیماری ها دارد، یکی از دغدغه های پزشکان بوده است. در گذشته تنها راه ثبت این سیگنال ها، بستری کردن بیمار برای مدت موردنظر بوده است. مهم ترین اشکال این روش آن است که باعث می شود پزشک نتواند بیمار را در حالت طبیعی (در هنگام فعالیت های معمولی روزانه) مورد مطالعه قرار دهد. یکی از دستاوردهای پیشرفت علم الکترونیک در زمینه پزشکی، ارائه دستگاه هایی کوچک با کاربرد آسان برای ضبط و ذخیره سازی این سیگنال ها می باشد. این دستگاه ها که در اندازه های مختلف، از سایزهای قابل حمل تا انواع بیمارستانی در دسترس می باشند به پزشکان اجازه می دهند تا به آسانی سیگنال های قلبی بیمار را ذخیره کرده و سپس آن را مطالعه کنند. نوع قابل حمل این دستگاه ها holter monitor نامیده می شود. در طراحی دستگاه های قابل حمل پزشکی، دو فاکتور مهم، توان مصرفی و مساحت مدار می باشد. هدف این پایان نامه طراحی یک سیستم کم توان با مساحت کم برای فشرده سازی سیگنال های قلبی است. نظریه "نمونه برداری فشرده" روشی نوین برای فشرده سازی سیگنال¬های تنک می¬باشد. از آنجا که سیگنال¬های الکتروکاردیوگرام در حوزه موجک تنک هستند می¬توان از روش نمونه برداری فشرده در فشرده سازی این سیگنال¬ها استفاده کرد. از ویژگی های روش نمونه برداری فشرده در پیاده سازی، سادگی و کم حجم بودن محاسبات لازم آن است. لذا سیستم مبتنی بر این روش نسبت به سیستم های مشابه، کم توان بوده و مساحت کمی خواهد داشت. به علاوه معماری پیشنهادی این پایان نامه به گونه ای است که امکان به کارگیری تکنیک power gating را که یکی از روش های موثر کاهش توان مصرفی است، فراهم می کند. ویژگی دیگر معماری ارائه شده، مطلوب بودن آن در پیاده سازی سیستم های چندکاناله است. پیاده سازی سیستم بر روی یکی از fpgaهای بسیار کم توان شرکت microsemi انجام شده است. نتایج اندازه گیری توان مصرفی نشان می دهد که با به کارگیری تکنیک power gating توان مصرفی در فرکانس های مختلف بین 20 تا 40 درصد کاهش می یابد. همچنین افزایش توان مصرفی سیستم 4 کانال و 8 کانال نسبت به سیستم تک کانال به طور متوسط به ترتیب حدود 7.1 و 11.2 درصد و افزایش مساحت سیستم 4 کانال و 8 کانال نسبت به سیستم تک کانال به ترتیب 2.3 و 5.4 برابر می باشد.

پتانسیل های برانگیخته شده بینایی(veps)، در عرصه های بالینی، مهندسی پزشکی و تحقیقاتی بسیار مورد استفاده بوده و در زمینه ساخت چشم های مصنوعی، نیز به عنوان یکی از ابزارهای موفق و پرکاربرد برای ارزیابی سیستم های پروتز بینایی محسوب می¬شوند. این سیگنال ها در پی وقوع تحریک نوری شبکیه ایجاد شده و از سطح جمجمه و کورتکس بینایی قابل ثبت می باشند. در این تحقیق، تعداد 6 عدد رت بالغ نژاد ویستار مورد مطالعه قرار گرفت. در هر کدام از رت ها تعداد دو الکترود را به عنوان الکترود فعال در بخش پس سری جمجمه در دو نیم کره راست و چپ و یک الکترود را به عنوان مرجع در ناحیه لامبدا استفاده گردید. برای بدست آوردنvep، عمل میانگین گیری به تعداد پالس های تحریک (300 پالس)، روی سیگنال eeg انجام شده و فیلتراسیون دیجیتال، محاسبه توان سیگنال vep و محاسبه نقاط ماکزیمم و مینیمم نیز صورت پذیرفت. این اعمال برای نورهای رنگی سفید، آبی، سبز و قرمز بر روی هر دو چشم انجام گرفت. استفاده از پارامتر توان به عنوان یکی از ابزارهای مقایسه vep ها با یکدیگر، تاکنون به طور کامل مورد توجه نبوده است. در این تحقیق vep ها از نظر پاسخ دو کورتکس در ازای تحریک مستقل چشم ها بر اساس پارامتر توان مطالعه و مقایسه گردید. بر خلاف آنچه که مورد انتظار بود پاسخ نیمکره سمت مخالف نسبت به چشم تحریک شده حدود 8/3 برابر قوی تر (دارای توان بیشتر) از نیمکره موافق بود (p<0.05). دلایل متفاوتی را می توان برای این نتیجه گیری پیشنهاد نمود. از جمله تفاوت در انشعابات نوروآناتومیک هر شبکیه به قشر حسی بینایی سمت موافق و مخالف نیمکره ها و یا تفاوت در سیستمهای پردازشگر مرکزی در قشر بینایی هر نیمکره.

چکیده ندارد.