طراحی یک تمام جمع کننده جدید برای کاربردهای سرعت بالا و توان مصرفی پائین در تکنولوژی 65نانو متر سی ماس
پایان نامه
- دانشگاه آزاد اسلامی واحد مهریز - دانشکده برق و الکترونیک
- نویسنده فرج الله جهادی
- استاد راهنما محمد جعفر تقی زاده مروست فاطمه مسلمان یزدی
- سال انتشار 1393
چکیده
طراحی یک تمام جمع کننده بهینه با استفاده از روشی جدید به نحوی است که با استفاده از کمترین ترانزیستور، توان مصرفی و تاخیر انتشار کاهش یابد و سرعت عملکرد افزایش یابد. سپس مدارات طراحی شده با نرم افزارهای مربوطه مانندhspice و ... شبیه سازی شده و اجرا می شود و نتایج بدست آمده با نتایج کارهای انجام شده قبلی در مقالات و مستندات مقایسه و نتایج بهبود یافته ارائه می شود
منابع مشابه
طراحی تمام جمع کننده هیبرید با توان مصرفی پایین و سرعت بالا
در این پایان نامه پارامترهای مهم در مدارات دیجیتال توضیح داده شده و چند سلول جمع کننده متداول مورد بررسی قرار گرفته است. ایده های مختلفی که در پیاده سازی مدارات جمع کننده وجود داشته، شبیه سازی شده است. در پیاده سازی مدار سلول جمع کننده، در بعضی از مقالات طبقات ورودی و در بعضی دیگر طبقات خروجی متفاوت است. در مقالات متفاوت از منطق های cmos مکمل، نسبتی، ترانزیستور عبوری مکمل، گیت های انتقال و تابع...
15 صفحه اولطراحی یک آی سی pll با jitter پائین و توان مصرفی کم، در تکنولوژی coms,0.35pm
این پایان نامه شامل طراحی و شبیه سازی یک pll ، با توان مصرفی کم و jitter پائین ، و در رنج فرکانسی 1ghz-2ghz ، در تکنولوژی cmos,0.35um می باشد.
15 صفحه اولطراحی و شبیه سازی یک تمام جمع کننده جدید در تکنولوژی نانو لوله ی کربنی با عملکرد بهینه
مدار تمام جمع کننده، به دلیل توانایی در پیاده سازی چهار عمل اصلی محاسباتی (جمع، تفریق، ضرب و تقسیم) به عنوان یکی از مهمترین و پرکاربردترین بخش های اصلی پردازنده های دیجیتالی در طرّاحی مدارهای مجتمع، شناخته می شود. بدین منظور، در این مقاله تلاش شده است که سلول تمام جمع کننده ی جدیدی با بهره گیری از تکنولوژی ترانزیستورهای نانولوله ی کربنی، جهت دستیابی به مداری با عملکردی مناسب و توان مصرفی کم، ارا...
متن کاملیک سلول XOR جدید دو ورودی مبتنی بر CNTFET با توان نشتی فوق العاده پایین برای تمام جمع کننده های ولتاژ پایین و توان پایین
گیت XOR یکی از بلوک های سازنده پایه در یک مدار تمام جمع کننده می باشد که بهبود عملکرد آن می تواند به یک تمام جمع کننده بهبود یافته منجر شود. بدین منظور، در این مقاله، یک سلول XOR جدید ولتاژ پایین مبتنی بر ترانزیستور های اثر میدان نانو لوله کربنی (CNTFET) پیشنهاد شده است. اهداف طراحی اصلی برای این مدار جدید، اتلاف توان کم، جریان نشتی پایین و سوئینگ ولتاژ کامل در یک ولتاژ تغذیه کم (Vdd = 0.5 V) م...
متن کاملطراحی یک آی سی pll با jitter پائین و توان مصرفی کم، در تکنولوژی cmos,0/35um
این پایان نامه ، شامل طراحی و شبیه سازی یک pll ، با توان مصرفی کم و jitter پائین در رنج فرکانسی 1ghz-2ghz ، در تکنولوژی cmos,0/35um می باشد.به منظور بدست آوردن فرکانس بالا و توان مصرفی کم ، یک اسیلاتورحلقوی با دو delay stage معرفی می شود.ساختار دیفرانسیلی این اسیلاتور موجب کاهش نویز تغذیه تزریق شده به مدار می گردد. علاوه بر آن بخاطر swing ولتاژ بالا، phase noise در م...
15 صفحه اولطراحی مدولاتور سیگما-دلتا مرتبه دوم با دقت بسیار بالا و توان مصرفی کم برای کاربردهای پزشکی
در این مقاله، یک مدولاتور سیگما-دلتای مرتبه دوم ارائه شده است که برای کاربردهای پزشکی مناسب می‌باشد. استفاده از مدارهای تقویت‌کننده و مقایسه‌کننده توان-پائین که به‌ترتیب در انتگرال‌گیر و کوانتایزر به کار گرفته شده‌اند، سبب کاهش قابل‌ملاحظه توان مصرفی مدولاتور به عنوان یکی از الزامات اساسی در تجهیزات پزشکی شده است. "نسبت سیگنال به نویز و اعوجاج" در مدولاتور ارائه شده، 44/102 به‌دست آمده است که م...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
دانشگاه آزاد اسلامی واحد مهریز - دانشکده برق و الکترونیک
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023