طراحی معماری سخت افزار فشرده ساز تصویر قابل تست بر پایه الگوریتم spiht

با افزایش حجم داده ها، مساله ی فشرده سازی تصاویر بسیار مورد استفاده قرار گرفته است. یکی از الگوریتم های مناسب برای فشرده سازی، الگوریتم spiht است. به دلیل قابل برنامه ریزی بودن fpga پیاده سازی الگوریتم spiht با fpga به ویژه در کاربردهای هوا فضایی بسیار مورد توجه قرار گرفته است. چالش استفاده از fpga حساسیت آن نسبت به خطاهای مختلف، مانند تشعشعات فضایی است. ایجاد قابلیت آزمون پذیری بر روی مدارات پیاده سازی شده در fpga پیش نیازی برای تحمل پذیر کردن آن در برابر خطاهای گوناگون است. در این پژوهش، آزمون پذیری سامانه ی spiht با استفاده از آزمون پذیری m بر روی زیر سامانه ی تبدیل موجک افزایش یافته است. در این پژوهش ساختار سیستولیک fir به نحوی تغییر داده شد تا شرایط آزمون پذیر m را دارا باشد. خطای کوانتیزاسیون و بیت سرریز نیز در نظر گرفته شده است. سپس تبدیل موجک گسسته با استفاده از ساختار فیلتر آزمون پذیر پیشنهادی طراحی شد، افزونگی ناشی از افزایش آزمون پذیری برای یک تبدیل موجک یک بعدی با طول فیلتر 6، 55/2 درصد محاسبه شده است. هم چنین پس از تعبیه ساختار پیشنهادی در سامانه spiht، با استفاده از عدم تغییرات معیار psnr می توان نتیجه گرفت که ساختار پیشنهادی بر عملکرد spiht هیچ تاثیر مخربی ندارد.