ارائه یک ساختار جدید جهت کاهش مصرف توان مبدل های آنالوگ به دیجیتال flash

امروزه مسئله توان مصرفی، برای تمامی دستگاه های الکترونیکی، به عنوان چالش بزرگی برای طراحان آنالوگ مطرح می باشد. مبدل های آنالوگ به دیجیتال نیز، به عنوان واسط دنیای آنالوگ با دنیای دیجیتال، درگیر این مهم می باشند. مبدل های آنالوگ به دیجیتال فلش، به عنوان عضوی از خانواده مبدل های آنالوگ به دیجیتال، در فرکانس های نمونه-برداری زیاد و قابلیت های تفکیک کم کاربرد دارند. بزرگترین معضل در افزایش قابلیت تفکیک یک مبدل آنالوگ به دیجیتال فلش، افزایش سرسام آور توان مصرفی می باشد که به صورت نمایی در مقابل افزایش خطی قابلیت تفکیک، افزایش می یابد. در مبدل آنالوگ به دیجیتال فلش از 2n-1 مقایسه گر برای n بیت قابلیت تفکیک استفاده شده است و بیشترین توان مصرفی در این مبدل مربوط به مقایسه گرها می باشد. با استفاده از ایده مطرح شده در این پایان نامه، برای ساخت مبدل فلش با n بیت، اگر تعداد بیت ها زوج باشد تنها از 3n/2 مقایسه گر و اگر تعداد بیت ها فرد باشد از 3(n+1)/2 مقایسه گر استفاده خواهد شد. برای حصول اطمینان از صحت ایده مطرح شده، یک مبدل آنالوگ به دیجیتال فلش 6 بیتی با فرکانس نمونه-برداری ms/s 350 با استفاده از نرم افزار hspice در تکنولوژی 180nm cmos tsmcو ولتاژ تغذیه 8/1 ولت طراحی و با استفاده از نرم افزار hspice شبیه سازی شده است. مقدار thd در فرکانس ورودی mhz 50 برابر db 5/31- و توان مصرفی مبدل برابر با 75/7 میلی وات می باشد که در مقایسه با مبدل آنالوگ به دیجیتال فلش 70% توان مصرفی کاهش یافته است.