پیاده سازی سخت افزاری آرایه های duffing oscillator برای شناسایی سیگنال های ضعیف

در این پایان نامه به پیاده سازی سخت افزاری آرایه ای از اسیلاتورهای duffing برای تشخیص سیگنال های ضعیف در محیط های با نویز شدید پرداخته شده است. در این راستا ابتدا مقدمه ای بر تئوری آشوب و اسیلاتور duffing ارائه شده است. سپس به معرفی اصول تشخیص سیگنال های ضعیف بر اساس اسیلاتورهای آشوبناک پرداخته شده و مزایای استفاده از این اسیلاتورها برای این کاربرد معرفی گشته است. ارائه روشی جدید برای تشخیص حالت اسیلاتور duffing و معرفی برخی از مهمترین ابزارها برای بررسی حالت اسیلاتور و شبیه سازی آن ها قسمت دیگری از این پایان نامه را تشکیل داده است. توضیح پیاده سازی سخت افزاری اسیلاتور duffing و ابزارهای تشخیص حالت آن بر روی fpga مهمترین مبحث این پایان نامه را به خود اختصاص داده است. این پیاده سازی با دو روش جداگانه صورت پذیرفته است به طوریکه ابتدا با زبان vhdl انجام گرفته است و سپس از پردازنده nios ii برای پیاده سازی استفاده شده است. نتایج این پیاده سازی شامل داده خروجی و میزان سخت افزار مصرفی ارائه شده و در نهایت نحوه تشکیل آرایه با استفاده از اسیلاتور و روش جدید ارائه شده برای تشخیص حالت آن مورد بررسی قرار گرفته است.