طراحی مدار رگولاتور ولتاژ با افت کم (ldo) و با تغییرات ولتاژ خروجی پایین

بخش منبع تغذیه از جمله بخش های مهم و اساسی هر تراشه ی مجتمع امروزی می باشد. این بلوک، اغلب شامل چندین رگولاتور ولتاژ به منظور تغذیه ی قسمت های مختلف مدار و فراهم آوردن جداسازی لازم میان آنها است. رگولاتورها نیز بخشی اساسی در هر سیستم الکترونیکی به حساب می آیند که خانواده رو به افزایش محصولات پرتابل نیز یکی از اعضای این سیستم ها می باشد که رگولاتورها را به عنوان یک بخش بسیار مهم خود می بینند. ولتاژ باتری ها در محصولات قابل حمل پرتابل، معمولاً بعد از مدتی دچار تغییراتی می شود و دیگر به طور دقیق، همان ولتاژ نامی باتری نخواهد بود که این امر باعث بوجود آمدن خطاهایی در عملکرد مدار مورد نظر خواهد شد. به منظور کاهش هر چه بیشتر حساسیت ولتاژ تغذیه به ولتاژ باتری و همچنین تغییرات جریان بار، نیاز مبرم به وجود رگولاتورها احساس می شود. با توجه به کاهش ولتاژهای شکست در تکنولوژی مدرن امروزی، در این محیط کاری ولتاژ پایین، یک رگولاتور ولتاژ با افت کم(ldo)، مناسب ترین گزینه در بین سایر رگولاتورهای خطی می باشد. در حالت کلی، از رگولاتورهای ولتاژ خطی با افت کم، به منظور تغذیه بخش آنالوگ سیستم که از حساسیت بیشتری نسبت به نویز برخوردار است، استفاده می شود. در حالت کلی، اگر از یک رگولاتور ولتاژ خطی جریانی ناگهانی با دامنه ی قابل ملاحظه کشیده شود، در شکل موج ولتاژ خروجی، یک زیر جهش ناگهانی نیز در لحظه ی گذار جریان بار دیده می شود. در این پژوهش، هدف ارائه ی راه حلی در جهت کاهش دامنه این زیرجهش و همچنین کاهش زمان نشست ولتاژ خروجی بعد از گذار جریان بار می باشد. به منظور اثـبات کارایی ساختار پیشنـهادی، از رگولاتور ولتـاژی با ولتاژ خط تثبیت نشده ی حداقل 1.2 v و ولتاژ خروجی تثبیت شده ی 1 v و حداکثر جریان بار 130 ma با شیب تغییرات 130 ma/10 ns استفاده می شود. دیده می شود که در مدار پیشنهادی، حداکثر تغییرات ولتاژ خروجی در لحظه ی گذار جریان بار 300 mv است در حالیکه این مقدار برای مدار رگولاتور مرسوم 730 mv می باشد. همچنین زمان مورد نیاز مدار رگولاتور برای پاسخ دادن به تغییرات ولتاژ خروجی در مدار مرسوم 20 ns و در مدار پیشنهادی 8 ns می باشد. علاوه بر این، بعد از قطع جریان بار، برای ولتاژ خروجی مدار مرسوم 70.5 ns طول می کشد تا به مقدار نهایی اش نشست کند در حالیکه زمان نشست ولتاژ خروجی در مدار پیشنهادی 2.4 ns بدست آمد. فرایند استفاده شده در شبیه سازی این رگولاتور، پروسه 180 nm است. مقایسه ها میان دو مدار رگولاتور ولتاژ با افت کم مرسوم و مدار پیشنهادی به کمک شبیه سازی انجام شده است.